1024點8位FFT的VHDL語言實現方式
1024點8位FFT的VHDL語言實現方式,大家可以參考一下。...
1024點8位FFT的VHDL語言實現方式,大家可以參考一下。...
數字均衡器是通訊信道抗碼間干擾的重要環節,這是一個用vhdl寫的代碼以及用SYNPLIFY8.0綜合的RTL電路圖 它包含三個模塊FILTER,ERR_DECISION,ADJUST 希望對大家有用....
這是一個用VHDL層次化設計的一個九九乘法表源文件,還包含仿真波形...
自己在ISE下用VHDL寫的UART,簡單,易懂...
vhdl一些重要的例子 內容很豐富 無解壓密碼...