色噜噜国产精品视频一区二区,免费看av不卡,欧美日韩在线观看首页

VHDl

基于VHDl語(yǔ)言的一個(gè)FFT快速傅里葉變換程序采用4蝶形算法

基于VHDl語(yǔ)言的一個(gè)FFT快速傅里葉變換程序。采用4蝶形算法

標(biāo)簽： VHDl FFT 語(yǔ)言快速傅里葉變換

上傳時(shí)間： 2013-08-10

上傳用戶(hù)：qlpqlq
VHDl語(yǔ)言的高頻時(shí)鐘分頻模塊

VHDl語(yǔ)言的高頻時(shí)鐘分頻模塊。一種新的分頻器實(shí)現(xiàn)方法。

標(biāo)簽： VHDl 語(yǔ)言分頻模塊

上傳時(shí)間： 2013-08-10

上傳用戶(hù)：zxh122
這是Actel 的FPGA的譯碼器的VHDl源代碼。

這是Actel 的FPGA的譯碼器的VHDl源代碼。

標(biāo)簽： Actel FPGA VHDl 譯碼器

上傳時(shí)間： 2013-08-10

上傳用戶(hù)：大灰狼123456
工程中使用的一段資源管理VHDl程序,有簡(jiǎn)單的分頻代碼

工程中使用的一段資源管理VHDl程序,有簡(jiǎn)單的分頻代碼等，希望能給你幫助

標(biāo)簽： VHDl 工程分頻代碼

上傳時(shí)間： 2013-08-10

上傳用戶(hù)：sxdtlqqjl
通過(guò)VHDl語(yǔ)言進(jìn)行數(shù)字信號(hào)處理的FIR操作

通過(guò)VHDl語(yǔ)言進(jìn)行數(shù)字信號(hào)處理的FIR操作，可以很好的實(shí)現(xiàn)濾波功能，有很好的作用，

標(biāo)簽： VHDl FIR 語(yǔ)言數(shù)字信號(hào)處理

上傳時(shí)間： 2013-08-11

上傳用戶(hù)：gundan
FPGA，VHDl語(yǔ)言的學(xué)習(xí)資料

FPGA，VHDl語(yǔ)言的學(xué)習(xí)資料；\r\nFPGA的簡(jiǎn)單設(shè)計(jì)\r\ndds的設(shè)計(jì)

標(biāo)簽： FPGA VHDl 語(yǔ)言

上傳時(shí)間： 2013-08-11

上傳用戶(hù)：lili123
常用數(shù)字邏輯功能都在CPLD器件上用VHDl語(yǔ)言實(shí)現(xiàn)

利用一塊芯片完成除時(shí)鐘源、按鍵、揚(yáng)聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDl語(yǔ)言實(shí)現(xiàn)。這樣設(shè)計(jì)具有體積小、設(shè)計(jì)周期短（設(shè)計(jì)過(guò)程中即可實(shí)現(xiàn)時(shí)序仿真）、調(diào)試方便、故障率低、修改升級(jí)容易等特點(diǎn)

標(biāo)簽： CPLD VHDl 數(shù)字邏輯器件

上傳時(shí)間： 2013-08-11

上傳用戶(hù)：hn891122
FPGA串口界面調(diào)試程序,用VHDl語(yǔ)言實(shí)現(xiàn)

FPGA串口界面調(diào)試程序,用VHDl語(yǔ)言實(shí)現(xiàn)

標(biāo)簽： FPGA VHDl 串口調(diào)試

上傳時(shí)間： 2013-08-11

上傳用戶(hù)：362279997
應(yīng)用VHDl技術(shù)設(shè)計(jì)嵌入式全數(shù)字鎖相環(huán)路的方法

介紹了應(yīng)用VHDl技術(shù)設(shè)計(jì)嵌入式全數(shù)字鎖相環(huán)路的方法，詳細(xì)敘述了其工作原理和設(shè)計(jì)思想，并用可編程邏輯器件FPGA實(shí)現(xiàn)。

標(biāo)簽： VHDl 嵌入式全數(shù)字鎖相環(huán)路

上傳時(shí)間： 2013-08-11

上傳用戶(hù)：yare
CPLD VHDl 數(shù)碼管程序

CPLD VHDl 數(shù)碼管程序流水燈程序時(shí)鐘程序CPLD VHDl 數(shù)碼管程序流水燈程序時(shí)鐘程序

標(biāo)簽： CPLD VHDl 數(shù)碼管程序

上傳時(shí)間： 2013-08-11

上傳用戶(hù)：huang111

<li id="yeasc"></li>

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

VHDl

基于VHDl語(yǔ)言的一個(gè)FFT快速傅里葉變換程序采用4蝶形算法

VHDl語(yǔ)言的高頻時(shí)鐘分頻模塊

這是Actel 的FPGA的譯碼器的VHDl源代碼。

工程中使用的一段資源管理VHDl程序,有簡(jiǎn)單的分頻代碼

通過(guò)VHDl語(yǔ)言進(jìn)行數(shù)字信號(hào)處理的FIR操作

FPGA，VHDl語(yǔ)言的學(xué)習(xí)資料

常用數(shù)字邏輯功能都在CPLD器件上用VHDl語(yǔ)言實(shí)現(xiàn)

FPGA串口界面調(diào)試程序,用VHDl語(yǔ)言實(shí)現(xiàn)

應(yīng)用VHDl技術(shù)設(shè)計(jì)嵌入式全數(shù)字鎖相環(huán)路的方法

CPLD VHDl 數(shù)碼管程序