在信息信號處理過程中，如對信號的過濾、檢測、預(yù)測等，都要使用濾波器，數(shù)字濾波器是數(shù)字信號處理（DSP，DigitalSignalProcessing）中使用最廣泛的一種器件。常用的濾波器有無限長單位脈沖響應(yīng)（ⅡR）濾波器和有限長單位脈沖響應(yīng)（FIR）濾波器兩種[1]，其中，F(xiàn)IR濾波器能提供理想的線性相位響應(yīng)，在整個頻帶上獲得常數(shù)群時延從而得到零失真輸出信號，同時它可以采用十分簡單的算法實(shí)現(xiàn)，這兩個優(yōu)點(diǎn)使FIR濾波器成為明智的設(shè)計工程師的首選，在采用VHDL或VeRILogHDL等硬件描述語言設(shè)計數(shù)字濾波器時，由于程序的編寫往往不能達(dá)到良好優(yōu)化而使濾波器性能表現(xiàn)一般。而采用調(diào)試好的IPCore需要向Altera公司購買。筆者采用了一種基于DSPBuilder的FPGA設(shè)計方法，使FIR濾波器設(shè)計較為簡單易行，并能滿足設(shè)計要求
標(biāo)簽：
信號處理
過程
上傳時間：
2016-04-15
上傳用戶：gut1234567
