亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

VerILog

VerILogHDL是一種硬件描述語言,以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言,用它可以表示邏輯電路圖、邏輯表達(dá)式,還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。VerILogHDL和VHDL是世界上最流行的兩種硬件描述語言,都是在20世紀(jì)80年代中期開發(fā)出來的。前者由GatewayDesignAutomation公司(該公司于1989年被Cadence公司收購)開發(fā)。兩種HDL均為IEEE標(biāo)準(zhǔn)。[1]
主站蜘蛛池模板: 襄城县| 汶川县| 大英县| 福清市| 玛多县| 建湖县| 财经| 兴安盟| 桃园市| 巩留县| 太仓市| 密山市| 岫岩| 杭锦后旗| 孝昌县| 博客| 嘉兴市| 布拖县| 锡林郭勒盟| 阿尔山市| 洞头县| 高州市| 原阳县| 张北县| 禄丰县| 西青区| 喀什市| 明水县| 皮山县| 七台河市| 永和县| 泰来县| 通江县| 夏邑县| 定襄县| 沂水县| 栖霞市| 泽州县| 洪湖市| 和田县| 兰州市|