亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

VerILog

VerILogHDL是一種硬件描述語言,以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言,用它可以表示邏輯電路圖、邏輯表達(dá)式,還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。VerILogHDL和VHDL是世界上最流行的兩種硬件描述語言,都是在20世紀(jì)80年代中期開發(fā)出來的。前者由GatewayDesignAutomation公司(該公司于1989年被Cadence公司收購)開發(fā)。兩種HDL均為IEEE標(biāo)準(zhǔn)。[1]
主站蜘蛛池模板: 志丹县| 承德市| 黄龙县| 五原县| 葫芦岛市| 奎屯市| 万盛区| 多伦县| 乌鲁木齐市| 永丰县| 溧阳市| 吉林省| 吉水县| 扎鲁特旗| 清徐县| 永和县| 郁南县| 隆尧县| 大埔县| 同江市| 项城市| 翼城县| 山西省| 绥棱县| 曲沃县| 新建县| 南京市| 云阳县| 顺义区| 渑池县| 宜川县| 元阳县| 清河县| 汶上县| 高要市| 修水县| 云龙县| 青龙| 仙居县| 安宁市| 永年县|