亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

VerILog

VerILogHDL是一種硬件描述語言,以文本形式來描述數字系統硬件的結構和行為的語言,用它可以表示邏輯電路圖、邏輯表達式,還可以表示數字邏輯系統所完成的邏輯功能。VerILogHDL和VHDL是世界上最流行的兩種硬件描述語言,都是在20世紀80年代中期開發出來的。前者由GatewayDesignAutomation公司(該公司于1989年被Cadence公司收購)開發。兩種HDL均為IEEE標準。[1]
主站蜘蛛池模板: 民丰县| 黑河市| 阳朔县| 屯昌县| 乐至县| 察隅县| 田阳县| 新平| 阳新县| 日照市| 谢通门县| 常德市| 阜阳市| 松桃| 梁平县| 寿光市| 武安市| 和政县| 毕节市| 咸丰县| 长武县| 西华县| 海口市| 宁陵县| 那曲县| 微博| 扎鲁特旗| 云安县| 景德镇市| 五华县| 马山县| 天长市| 兴义市| 宁陵县| 双牌县| 连南| 长沙市| 益阳市| 偃师市| 邻水| 公主岭市|