?? VeriLog技術資料

?? 資源總數：3077
?? 源代碼：19564
?? 電路圖：1
VerilogHDL是一種硬件描述語言，以文本形式來描述數字系統硬件的結構和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數字邏輯系統所完成的邏輯功能。VerilogHDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀80年代中期開發出來的。前者由GatewayDesignAutomation公司（該公司于1989年被Cadence公司收購）開發。兩種HDL均為IEEE標準。[1]

?? VeriLog熱門資料

查看全部3077個資源 ?

?? VeriLog源代碼

查看更多 ?
?? VeriLog資料分類