Verilog HDL語言編寫的5分頻電路。采用兩路時(shí)鐘相邏輯作用產(chǎn)生。
標(biāo)簽： Verilog HDL 語言 編寫
上傳時(shí)間： 2015-07-18
上傳用戶：yulg
Verilog HDL編寫的串并轉(zhuǎn)換。采用iout類型口。包含源文件和測(cè)試文件。用Modsim編譯。
標(biāo)簽： Verilog Modsim iout HDL
上傳時(shí)間： 2014-01-15
上傳用戶：lanwei
asp構(gòu)建網(wǎng)站bbs.采用B/S架構(gòu)
標(biāo)簽： asp bbs 網(wǎng)站 架構(gòu)
上傳時(shí)間： 2015-07-19
上傳用戶：wang5829
自己做的一個(gè)企業(yè)招標(biāo)系統(tǒng),B/S結(jié)構(gòu)。開發(fā)工具Eclipse，服務(wù)器Tomcat，數(shù)據(jù)庫MSSQL
標(biāo)簽： Eclipse 開發(fā)工具
上傳時(shí)間： 2014-11-18
上傳用戶：gxrui1991
本人在學(xué)習(xí)過程中的一個(gè)階段項(xiàng)目,用JAVA+Servlet+Jsp做的一個(gè)B/S后臺(tái)新聞發(fā)布系統(tǒng)
標(biāo)簽： Servlet JAVA Jsp 過程
上傳時(shí)間： 2015-07-21
上傳用戶：AbuGe
這是自己曾經(jīng)參與開發(fā)的輕紡管理系統(tǒng)B/S版,有一定的研究?jī)r(jià)值!
標(biāo)簽： 管理系統(tǒng) 價(jià)值
上傳用戶：zuozuo1215
可以滿足一般的b/s數(shù)據(jù)錄入功能，ajax構(gòu)建的
標(biāo)簽： 數(shù)據(jù)
上傳時(shí)間： 2015-07-22
s平面中直接形式到級(jí)聯(lián)形式的轉(zhuǎn)換 ％適合模擬濾波器的 ％C為增益系數(shù) ％B為包含各bk的K乘3維實(shí)系數(shù)矩陣 ％A為包含各ak的K乘3維實(shí)系數(shù)矩陣 ％b為直接形式的分子多項(xiàng)式系數(shù) ％a為直接形式的分母多項(xiàng)式系數(shù)
標(biāo)簽： 系數(shù) 3維 矩陣 級(jí)聯(lián)
上傳用戶：sdq_123
％直接型到并聯(lián)型的轉(zhuǎn)換 ％ ％[C,B,A]=dir2par(b,a) ％C為當(dāng)b的長(zhǎng)度大于a時(shí)的多項(xiàng)式部分 ％B為包含各bk的K乘2維實(shí)系數(shù)矩陣 ％A為包含各ak的K乘3維實(shí)系數(shù)矩陣 ％b為直接型分子多項(xiàng)式系數(shù) ％a為直接型分母多項(xiàng)式系數(shù) ％
標(biāo)簽： dir par 系數(shù) 矩陣
上傳時(shí)間： 2014-01-20
上傳用戶：lizhen9880
拉格朗日插值多項(xiàng)式擬合,牛頓插值多項(xiàng)式,歐拉方程解偏微分方程,使用極限微分求解導(dǎo)數(shù)（微分）,微分方程組的N=4龍格庫塔解法,雅可比爹迭代法解方程AX=B,最小二乘多項(xiàng)式擬合,組合辛普生公式求解積分,用三角分解法解方程AX=B
標(biāo)簽： 多項(xiàng)式 插值 微分 方程
上傳時(shí)間： 2015-07-23
上傳用戶：hongmo
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<dl id="gk60y"></dl>
<input id="gk60y"></input>
