本文介紹了使用verilog語言進(jìn)行硬件設(shè)計的一些基本技巧
標(biāo)簽： verilog 語言 硬件設(shè)計 基本技巧
上傳時間： 2015-03-15
上傳用戶：wkchong
題目:稀疏矩陣是指那些多數(shù)元素為0的矩陣.利用稀疏特點(diǎn)進(jìn)行存儲和計算可以大大節(jié)省存儲空間,提高計算效率.實(shí)現(xiàn)一個能進(jìn)行稀疏矩陣基本運(yùn)算的運(yùn)算器.基本要求:以帶行邏輯連接信息的3元組順序表表示稀疏矩陣,實(shí)現(xiàn)兩個矩陣相加,相減和相乘的運(yùn)算.矩陣的輸入形式采用3元組表示,而運(yùn)算結(jié)果的矩陣則以通常的陣列形式列出.概要設(shè)計:1.以帶行邏輯連接信息的3元組順序表表示稀疏矩陣2.本程序包含2個模塊:(1) 各集合定義模塊(2) 主程序模塊
上傳時間： 2013-12-18
上傳用戶：love_stanford
這是一個網(wǎng)絡(luò)技術(shù)的電子課件!主要介紹數(shù)據(jù)通信的基礎(chǔ)知識,包括:2.1 基本概念 2.2 信道及其特性 2.3 傳輸媒體 2.4 數(shù)據(jù)編碼 2.5 多路復(fù)用技術(shù) 2.6 數(shù)據(jù)交換技術(shù) 2.7 差錯控制技術(shù)
上傳時間： 2015-04-13
上傳用戶：a6697238
家具行業(yè)的成本核算報價系統(tǒng),主要征對家個產(chǎn)品的結(jié)構(gòu)展開進(jìn)行材料成本及人工制造費(fèi)用統(tǒng)計,加上可調(diào)節(jié)的利潤設(shè)定,將其成本核算出來,同時將報價單作出來
上傳時間： 2014-01-21
上傳用戶：songnanhua
用Verilog DHL語言編寫的一個數(shù)字鐘程序,除了基本計數(shù),還具有校時,鬧鐘功能
上傳時間： 2013-12-15
上傳用戶：維子哥哥
Verilog HDL 程序 雙路脈沖發(fā)生器的代碼 包含了鍵盤控制，LED顯示，脈沖發(fā)生，脈沖頻率測量模塊 是我自己寫得，希望能對你有幫助，有問題可以mail：shaojunwu1@163.com
上傳時間： 2015-04-26
上傳用戶：wpt
Satellite Tool Kit 培訓(xùn)教材 包括STK基本操作文件管理STK工具STK專業(yè)版鏈路與星座 連接模塊 三維顯示模塊
標(biāo)簽： STK Satellite Tool Kit
上傳時間： 2015-05-20
上傳用戶：CHENKAI
各種基本單元的verilog模塊.對初學(xué)者很有幫助的.
上傳時間： 2014-08-12
上傳用戶：變形金剛
uc/FS 的檔案系統(tǒng) 電子書 裡頭有教導(dǎo)如何製作檔案系統(tǒng)
上傳時間： 2014-12-03
上傳用戶：13160677563
第一章 數(shù)字信號處理、計算、程序、 算法和硬線邏輯的基本概念 第二章 Verilog HDL設(shè)計方法概述 第三章 Verilog HDL的基本語法 第四章 不同抽象級別的Verilog HDL模型 第五章 基本運(yùn)算邏輯和它們的Verilog HDL模型 第六章 運(yùn)算和數(shù)據(jù)流動控制邏輯
標(biāo)簽： Verilog HDL 數(shù)字信號處理 基本概念
上傳時間： 2014-01-27
上傳用戶：sclyutian
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
