基于FPGA的多功能數字鐘Verilog設計2007-06-17 21:06基本功能： 1．具有時、分、秒計數顯示功能（6位數碼管構成），以24小時循環為計時基準。 2. 具有調節小時、分鐘的功能。 3．具有整點報時功能，整點報時的同時數碼管顯示閃爍提示。
標簽： Verilog FPGA 2007 06
上傳時間： 2016-03-10
上傳用戶：cc1915
基本VERILOG模塊，有相當多的功能，慢慢欣賞吧
標簽： VERILOG 模塊
上傳時間： 2016-03-19
上傳用戶：秦莞爾w
89x51 or 8051 英文電子書 , 圖路及原程式
標簽： 89x51 8051 or 英文
上傳時間： 2013-12-30
上傳用戶：qq21508895
這是華為使用的內部培訓教程！ 本文主要介紹了Verilog HDL 語言的一些基本知識，目的是使初學者能夠迅速掌 HDL 設計方法，初步了解并掌握Verilog HDL語言的基本要素，能夠讀懂簡單的設計代碼并 夠進行一些簡單設計的Verilog HDL建模。
標簽： Verilog HDL 華為 培訓教程
上傳時間： 2016-05-20
上傳用戶：it男一枚
介紹數據包捕獲的基本原理,對VB6.0的捕獲工具PacketVB的屬性、事件和方法進行了說明,給出利用該工具進行網絡數據包的捕獲,并對捕獲到的數據進行數據鏈路層協議的分析.
標簽： PacketVB 6.0 數據包 VB
上傳時間： 2013-12-23
上傳用戶：氣溫達上千萬的
本文檔是一個使用VERILOG語言所討論的上SDRAM的基本原理！
標簽： VERILOG SDRAM 文檔 語言
上傳時間： 2016-06-11
上傳用戶：bruce
能夠讀取USB設備路徑,並能夠顯示VID,PID,版本等信息
標簽： USB PID VID 版本
上傳時間： 2013-12-24
上傳用戶：jkhjkh1982
包含了四位計數器等基本數字模塊的的verilog HDL程序代碼,該功能實現,可以直接利用DC進行綜合,得到硬件電路,亦能夠轉換成VHDL語言進行綜合
標簽： verilog VHDL HDL 計數器
上傳時間： 2013-12-19
上傳用戶：hopy
這個文件中使用verilog hdl簡單的利用基本運算實現了微型的cpu設計開發過程
標簽： verilog hdl cpu 運算
上傳時間： 2016-08-24
上傳用戶：hgy9473
關于verilog的各個基本模塊的源代碼，如加法器，寄存器，選擇器及各個測試文件
標簽： verilog 模塊 源代碼
上傳時間： 2014-01-01
上傳用戶：xsnjzljj
蟲蟲下載站版權所有 京ICP備2021023401號-1
