用verilog實現濾波器的功能，通過軟件綜合仿真，在利用FPGA實現
標簽： verilog 濾波器
上傳時間： 2013-12-14
上傳用戶：lanhuaying
一個很好的利用verilog編程實現的cpu程序，一定要好好利用。
標簽： verilog cpu 編程實現 程序
上傳時間： 2015-04-20
上傳用戶：luopoguixiong
FastReport3.0程序設計手冊,愛好編程的朋友可以參考本手冊.
標簽： FastReport 3.0 手冊 程序
上傳時間： 2014-11-10
上傳用戶：R50974
一本對象程序設計 For Delphi的書籍,內容詳細講解了Delphi的面向對編程方法與技巧!
標簽： Delphi For 程序
上傳時間： 2015-04-27
上傳用戶：mikesering
詳細介紹了開關電源的設計,再勵磁回路串接約為勵磁繞組電阻值10倍的附加電阻來構成閉合電路，把同步電動機的定子直接接入電網，使之按異步電動機啟動，當轉速達到亞同步轉速（95%）時，再切除附加電阻。
標簽： 勵磁 開關電源 回路 繞組
上傳時間： 2014-01-14
上傳用戶：從此走出陰霾
用verilog語言實現的ARM7處理器的標準內核的源代碼程序,nnARM, 具有很好的參考價值
標簽： verilog nnARM ARM7 語言
上傳時間： 2015-05-10
上傳用戶：wanghui2438
HDL 編碼風格與編碼指導,介紹了詳細的vhdl和verilog hdl語言的編程風格
標簽： verilog vhdl HDL hdl
上傳時間： 2014-01-05
上傳用戶：古谷仁美
用HDL語言編寫的通用fifo源碼，通過對fifo的寬度和深度進行配置，可以產生我們所需要的fifo，還包括fifo的測試程序和仿真Makefile腳本
標簽： fifo HDL 語言 編寫
上傳時間： 2014-01-03
上傳用戶：miaochun888
維特比解碼器低功耗設計verilog編碼完整的程序可直接用
標簽： verilog 解碼器 低功耗設計 編碼
上傳時間： 2013-12-18
上傳用戶：silenthink
verilog 實現 優化的16位比較器 可以輸出大于，小于，等于。模塊化設計，可擴展為32位
標簽： verilog 比較器 輸出
上傳時間： 2015-05-16
上傳用戶：dongbaobao
蟲蟲下載站版權所有 京ICP備2021023401號-1
