亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

Verilog語言的<b>FIFO</b>設計

  • 基于FPGA的UART設計的Verilog實現程序的簡介

    該文檔為基于FPGA的UART設計的Verilog實現程序的簡介資料,講解的還不錯,感興趣的可以下載看看…………………………

    標簽: fpga uart verilog

    上傳時間: 2021-10-23

    上傳用戶:

  • 開關電源的PCB設計規范.PDF

    開關電源的PCB設計規范.PDF

    標簽: pcb 開關電源

    上傳時間: 2021-12-12

    上傳用戶:

  • 基于Verilog-HDL語言的時鐘設計

    基于Verilog-HDL語言的時鐘設計這是一份非常不錯的資料,歡迎下載,希望對您有幫助!

    標簽: verilog hdl

    上傳時間: 2021-12-20

    上傳用戶:

  • 基于FPGA的異步FIFO的研究和設計

    基于FPGA的異步FIFO的研究和設計這是一份非常不錯的資料,歡迎下載,希望對您有幫助!

    標簽: fpga 異步fifo

    上傳時間: 2021-12-27

    上傳用戶:

  • 采用用verilog語言編寫的全數字鎖相環的源代碼

    采用用verilog語言編寫的全數字鎖相環的源代碼,適合感興趣的學習者學習,可以提高自己的能力,大家可以多交流哈

    標簽: verilog

    上傳時間: 2022-05-22

    上傳用戶:

  • FPGA可促進嵌入式系統設計改善即時應用性能

    FPGA可促進嵌入式系統設計改善即時應用性能,臺灣人寫的,關于FPGA應用的技術文章

    標簽: FPGA 嵌入式 系統 性能

    上傳時間: 2013-08-20

    上傳用戶:liuwei6419

  • 4x4鍵盤的設計與制作

    三種方法讀取鍵值􀂄 使用者設計行列鍵盤介面,一般常採用三種方法讀取鍵值。􀂉 中斷式􀂄 在鍵盤按下時產生一個外部中斷通知CPU,並由中斷處理程式通過不同位址讀資料線上的狀態判斷哪個按鍵被按下。􀂄 本實驗採用中斷式實現使用者鍵盤介面。􀂉 掃描法􀂄 對鍵盤上的某一行送低電位,其他為高電位,然後讀取列值,若列值中有一位是低,表明該行與低電位對應列的鍵被按下。否則掃描下一行。􀂉 反轉法􀂄 先將所有行掃描線輸出低電位,讀列值,若列值有一位是低表明有鍵按下;接著所有列掃描線輸出低電位,再讀行值。􀂄 根據讀到的值組合就可以查表得到鍵碼。4x4鍵盤按4行4列組成如圖電路結構。按鍵按下將會使行列連成通路,這也是見的使用者鍵盤設計電路。 //-----------4X4鍵盤程序--------------// uchar keboard(void) { uchar xxa,yyb,i,key; if((PINC&0x0f)!=0x0f) //是否有按鍵按下 {delayms(1); //延時去抖動 if((PINC&0x0f)!=0x0f) //有按下則判斷 { xxa=~(PINC|0xf0); //0000xxxx DDRC=0x0f; PORTC=0xf0; delay_1ms(); yyb=~(PINC|0x0f); //xxxx0000 DDRC=0xf0; //復位 PORTC=0x0f; while((PINC&0x0f)!=0x0f) //按鍵是否放開 { display(data); } i=4; //計算返回碼 while(xxa!=0) { xxa=xxa>>1; i--; } if(yyb==0x80) key=i; else if(yyb==0x40) key=4+i; else if(yyb==0x20) key=8+i; else if(yyb==0x10) key=12+i; return key; //返回按下的鍵盤碼 } } else return 17; //沒有按鍵按下 }

    標簽: 4x4 鍵盤

    上傳時間: 2013-11-12

    上傳用戶:a673761058

  • 需要工具: 1. Python 2.3 以上 2. BOA Constructor Python設定檔介面程式設計 這段程式碼主要是把資料儲存到config.txt這個檔案中

    需要工具: 1. Python 2.3 以上 2. BOA Constructor Python設定檔介面程式設計 這段程式碼主要是把資料儲存到config.txt這個檔案中,我們將資料以 \n[_config_]\n 來作區隔,以便將來將資料讀出來時可以知道所存放的資料到底是屬於哪一各部分的資料。

    標簽: Python Constructor config 2.3

    上傳時間: 2014-01-17

    上傳用戶:zhenyushaw

  • FPGA可促進嵌入式系統設計改善即時應用性能

    FPGA可促進嵌入式系統設計改善即時應用性能,臺灣人寫的,關于FPGA應用的技術文章

    標簽: FPGA 嵌入式 系統 性能

    上傳時間: 2014-01-17

    上傳用戶:ljt101007

  • 一篇來自臺灣中華大學的論文--《無線射頻系統標簽晶片設計》

    一篇來自臺灣中華大學的論文--《無線射頻系統標簽晶片設計》,彩色版。其摘要為:本論文討論使用於無線射頻辨識系統(RFID)之標籤晶片系統的電路設計和晶片製作,初步設計標籤晶片的基本功能,設計流程包含數位軟體及功能的模擬、基本邏輯閘及類比電路的設計與晶片電路的佈局考量。 論文的第一部份是序論、射頻辨識系統的規劃、辨識系統的規格介紹及制定,而第二部份是標籤晶片設計、晶片量測、結論。 電路的初步設計功能為:使用電容作頻率緩衝的Schmitt trigger Clock、CRC-16的錯誤偵測編碼、Manchester編碼及使用單一電路做到整流、振盪及調變的功能,最後完成晶片的實作。

    標簽: 大學 論文 無線射頻

    上傳時間: 2016-08-27

    上傳用戶:tb_6877751

主站蜘蛛池模板: 天峨县| 濮阳市| 武山县| 雅江县| 东辽县| 防城港市| 昭苏县| 蕉岭县| 枣强县| 德江县| 海南省| 乃东县| 陵川县| 湟源县| 开鲁县| 昌黎县| 青神县| 尼勒克县| 济阳县| 乌苏市| 琼海市| 莱州市| 祁东县| 高邮市| 博爱县| 河东区| 闻喜县| 邹城市| 巴塘县| 罗江县| 辽阳县| 金山区| 宾川县| 汤阴县| 炉霍县| 通道| 杭州市| 增城市| 旺苍县| 东安县| 北宁市|