verilog除頻器可用於編碼段運(yùn)用可以穩(wěn)定電路設(shè)計(jì)
標(biāo)簽： verilog
上傳時(shí)間： 2013-12-26
上傳用戶：372825274
用Verilog語(yǔ)言編寫(xiě)的實(shí)現(xiàn)NAND Flash塊的控制存取以及同步的FIFO的控制
標(biāo)簽： Verilog Flash NAND FIFO
上傳時(shí)間： 2014-01-23
上傳用戶：Yukiseop
簡(jiǎn)單的8051實(shí)習(xí)板與原碼提供各位入門(mén)嵌入式系統(tǒng),其源碼以c語(yǔ)言為主
標(biāo)簽： 8051 嵌入式 系統(tǒng)
上傳時(shí)間： 2016-10-05
上傳用戶：許小華
基於Web的通用型題庫(kù)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),online exam design
標(biāo)簽： online design exam Web
上傳時(shí)間： 2013-12-22
上傳用戶：xiaoxiang
用c語(yǔ)言寫(xiě)的URL encoding還有base64 encoding
標(biāo)簽： encoding base URL 64
上傳時(shí)間： 2016-10-10
上傳用戶：hewenzhi
Verilog HDL 編寫(xiě)的CY7C68013 SLAVE FIFO接口程序，實(shí)際測(cè)試可用。可以直接跟上位機(jī)連接，傳輸數(shù)據(jù)。
標(biāo)簽： Verilog C68013 68013 SLAVE
上傳時(shí)間： 2016-10-13
上傳用戶：ljmwh2000
用Verilog語(yǔ)言寫(xiě)的FPGA FIFO，僅供參考。
標(biāo)簽： Verilog FPGA FIFO 語(yǔ)言
上傳時(shí)間： 2014-01-20
上傳用戶：klin3139
USB開(kāi)發(fā)步驟標(biāo)準(zhǔn)硬件,對(duì)USB開(kāi)發(fā)過(guò)程的硬件 ,帶寬詳細(xì)的說(shuō)明,對(duì)開(kāi)發(fā)設(shè)計(jì)有幫助
標(biāo)簽： USB 硬件
上傳時(shí)間： 2013-11-27
上傳用戶：ruan2570406
想要設(shè)計(jì)出理想的程式 這是一本絕對(duì)不可錯(cuò)過(guò)的書(shū)
標(biāo)簽： 程式
上傳時(shí)間： 2014-01-25
上傳用戶：LouieWu
針對(duì)利用c語(yǔ)言開(kāi)發(fā)嵌入式系統(tǒng)的教學(xué)書(shū)籍有利於開(kāi)發(fā)者使用
標(biāo)簽： 嵌入式 系統(tǒng)
上傳時(shí)間： 2016-12-03
上傳用戶：wangchong
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
