亚洲男人天天操,水蜜桃在线视频,麻豆久久久久久

Verilog <b>HDL</b>

VERILOG HDL 數(shù)字系統(tǒng)設(shè)計(jì)

夏宇聞教授的數(shù)字系統(tǒng)設(shè)計(jì)教程Verilog HDL

標(biāo)簽： VERILOG HDL 數(shù)字系統(tǒng)設(shè)計(jì)

上傳時(shí)間： 2013-07-20

上傳用戶：FFAN
基于Verilog HDL設(shè)計(jì)的多功能數(shù)字鐘

本文利用Verilog HDL 語言自頂向下的設(shè)計(jì)方法設(shè)計(jì)多功能數(shù)字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點(diǎn)，并通過Altera QuartusⅡ 4.1 和ModelSim

標(biāo)簽： Verilog HDL 多功能數(shù)字

上傳時(shí)間： 2013-07-21

上傳用戶：ve3344
視頻圖像采集verilog HDl源程序

：視頻圖像采集verilog HDl源程序，視頻解碼芯片部分的，可以供參考

標(biāo)簽： verilog HDl 視頻圖像源程序

上傳時(shí)間： 2013-04-24

上傳用戶：koulian
ITU-T G.729的一個(gè)實(shí)現(xiàn)例子(包括附錄b的vod檢測(cè)等功能)

·ITU-T G.729的一個(gè)實(shí)現(xiàn)例子(包括附錄b的vod檢測(cè)等功能)-ITU-T g.729 example, include VOD detect of reference B, etc.文件列表(點(diǎn)擊判斷是否您需要的文件): g729b_v14 .........\acelp_co.c .........\basic_op.c .....

標(biāo)簽： ITU-T nbsp 729 vod

上傳時(shí)間： 2013-05-20

上傳用戶：Garfield
基于MATLAB的B樣條小波程序的實(shí)現(xiàn)

· 摘要： MATLAB是一種建立在向量、數(shù)組、矩陣基礎(chǔ)上,面向科學(xué)和工程計(jì)算的高級(jí)語言,為科學(xué)研究和工程計(jì)算提供了一個(gè)方便有效的工具.該文簡(jiǎn)要介紹了B樣條和B樣條小波的構(gòu)成,并利用MATLAB語言編寫了繪制任意階B樣條和B樣條小波圖形的程序.

標(biāo)簽： MATLAB 程序

上傳時(shí)間： 2013-04-24

上傳用戶：sqq
《Verilog HDL 硬件描述語言》

·詳細(xì)說明：正式出版物《Verilog HDL 硬件描述語言》一書的精美 PDF 電子版。- Official publication Verilog HDL Hardware Description Language a book fine PDF electron version.目錄譯者序前言第1章簡(jiǎn)介&n

標(biāo)簽： nbsp Verilog HDL 硬件描述語言

上傳時(shí)間： 2013-07-02

上傳用戶：6404552
Verilog HDL數(shù)字設(shè)計(jì)與綜合（第二版）

·本書從用戶的角度全面闡述了Verilog HDL語言的重要細(xì)節(jié)和基本設(shè)計(jì)方法，并詳細(xì)介紹了Verilog 2001版的主要改進(jìn)部分。本書重點(diǎn)關(guān)注如何應(yīng)用Verilog語言進(jìn)行數(shù)字電路和系統(tǒng)的設(shè)計(jì)和驗(yàn)證，而不僅僅講解語法。全書從基本概念講起，并逐漸過渡到編程語言接口以及邏輯綜合等高級(jí)主題。書中的內(nèi)容全部符合Verilog HDL IEEE 1364-2001標(biāo)準(zhǔn)。本書適合電子、計(jì)算機(jī)、自動(dòng)控制等專業(yè)

標(biāo)簽： Verilog nbsp HDL 數(shù)字設(shè)計(jì)

上傳時(shí)間： 2013-04-24

上傳用戶：gyq
Verilog HDL: A Guide to Digital Design and

·Verilog HDL: A Guide to Digital Design and

標(biāo)簽： nbsp Verilog Digital Design

上傳時(shí)間： 2013-04-24

上傳用戶：誰偷了我的麥兜
Verilog HDL Synthesis, A Practical Primer

·Verilog HDL Synthesis, A Practical Primer

標(biāo)簽： nbsp Synthesis Practical Verilog

上傳時(shí)間： 2013-04-24

上傳用戶：muhongqing
設(shè)計(jì)與驗(yàn)證verilog hdl

人民郵電出版社一書的配套光盤,包含書上所有原代碼,特別是狀態(tài)機(jī)部分,值得學(xué)習(xí)

標(biāo)簽： verilog hdl

上傳時(shí)間： 2013-05-30

上傳用戶：鳳臨西北

主站蜘蛛池模板：保定市| 灵川县| 广州市| 潼关县| 道孚县| 镇赉县| 桐柏县| 泰和县| 赤壁市| 江山市| 中方县| 阳原县| 瑞金市| 通道| 乐亭县| 漾濞| 阿克陶县| 光山县| 青铜峡市| 光泽县| 湛江市| 新和县| 大丰市| 陵川县| 孝义市| 应用必备| 杭锦后旗| 富裕县| 江阴市| 家居| 昌吉市| 宜君县| 县级市| 获嘉县| 肇州县| 酒泉市| 广昌县| 尼勒克县| 兴国县| 英山县| 区。|