基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.4 脈沖頻率的測(cè)量與顯示 9.4.1 脈沖頻率的測(cè)量原理 9.4.2 頻率計(jì)的工作原理 9.4.3 頻率測(cè)量模塊的設(shè)計(jì)與實(shí)現(xiàn) 9.4.4 while循環(huán)語(yǔ)句的使用方法 9.4.5 門(mén)控信號(hào)發(fā)生模塊的設(shè)計(jì)與實(shí)現(xiàn) 9.4.6 頻率計(jì)的Verilog-HDL描述 9.4.7 頻率計(jì)的硬件實(shí)現(xiàn)
標(biāo)簽： Verilog-HDL 9.4 脈沖 頻率
上傳時(shí)間： 2013-12-01
上傳用戶(hù)：frank1234
基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.5 脈沖周期的測(cè)量與顯示 9.5.1 脈沖周期的測(cè)量原理 9.5.2 周期計(jì)的工作原理 9.5.3 周期測(cè)量模塊的設(shè)計(jì)與實(shí)現(xiàn) 9.5.4 forever循環(huán)語(yǔ)句的使用方法 9.5.5 disable禁止語(yǔ)句的使用方法 9.5.6 時(shí)標(biāo)信號(hào)發(fā)生模塊的設(shè)計(jì)與實(shí)現(xiàn) 9.5.7 周期計(jì)的Verilog-HDL描述 9.5.8 周期計(jì)的硬件實(shí)現(xiàn) 9.5.9 周期測(cè)量模塊的設(shè)計(jì)與實(shí)現(xiàn)之二 9.5.10 改進(jìn)型周期計(jì)的Verilog-HDL描述 9.5.11 改進(jìn)型周期計(jì)的硬件實(shí)現(xiàn) 9.5.12 兩種周期計(jì)的對(duì)比
標(biāo)簽： Verilog-HDL 周期 9.5 脈沖
上傳時(shí)間： 2015-09-16
上傳用戶(hù)：皇族傳媒
基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.6 脈沖高電平和低電平持續(xù)時(shí)間的測(cè)量與顯示 9.6.1 脈沖高電平和低電平持續(xù)時(shí)間測(cè)量的工作原理 9.6.2 高低電平持續(xù)時(shí)間測(cè)量模塊的設(shè)計(jì)與實(shí)現(xiàn) 9.6.3 改進(jìn)型高低電平持續(xù)時(shí)間測(cè)量模塊的設(shè)計(jì)與實(shí)現(xiàn) 9.6.4 begin聲明語(yǔ)句的使用方法 9.6.5 initial語(yǔ)句和always語(yǔ)句的使用方法 9.6.6 時(shí)標(biāo)信號(hào)發(fā)生模塊的設(shè)計(jì)與實(shí)現(xiàn) 9.6.7 脈沖高低電平持續(xù)時(shí)間測(cè)量的Verilog-HDL描述 9.6.8 脈沖高低電平持續(xù)時(shí)間測(cè)量的硬件實(shí)現(xiàn)
標(biāo)簽： Verilog-HDL 低電平 9.6 時(shí)間測(cè)量
上傳時(shí)間： 2013-11-30
上傳用戶(hù)：chenlong
基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.7 步進(jìn)電機(jī)的控制 9.7.1 步進(jìn)電機(jī)驅(qū)動(dòng)的邏輯符號(hào) 9.7.2 步進(jìn)電機(jī)驅(qū)動(dòng)的時(shí)序圖 9.7.3 步進(jìn)電機(jī)驅(qū)動(dòng)的邏輯框圖 9.7.4 計(jì)數(shù)模塊的設(shè)計(jì)與實(shí)現(xiàn) 9.7.5 譯碼模塊的設(shè)計(jì)與實(shí)現(xiàn) 9.7.6 步進(jìn)電機(jī)驅(qū)動(dòng)的Verilog-HDL描述 9.7.7 編譯指令-"宏替換`define"的使用方法 9.7.8 編譯指令-"時(shí)間尺度`timescale"的使用方法 9.7.9 系統(tǒng)任務(wù)-"$finish"的使用方法 9.7.10 步進(jìn)電機(jī)驅(qū)動(dòng)的硬件實(shí)現(xiàn)
標(biāo)簽： Verilog-HDL 步進(jìn)電機(jī)驅(qū)動(dòng) 9.7 硬件電路
上傳時(shí)間： 2014-01-23
上傳用戶(hù)：拔絲土豆
基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.8 基于256點(diǎn)陣的漢字顯示 9.8.1 單個(gè)靜止?jié)h字顯示的設(shè)計(jì)原理及其仿真實(shí)現(xiàn) 9.8.2 單個(gè)靜止?jié)h字顯示的硬件實(shí)現(xiàn) 9.8.3 多個(gè)靜止?jié)h字顯示的設(shè)計(jì)原理及其硬件實(shí)現(xiàn) 9.8.4 單個(gè)運(yùn)動(dòng)漢字顯示的設(shè)計(jì)原理及其硬件實(shí)現(xiàn) 9.8.5 多個(gè)運(yùn)動(dòng)漢字顯示的設(shè)計(jì)原理及其硬件實(shí)現(xiàn)
標(biāo)簽： Verilog-HDL 漢字顯示 9.8 256
上傳時(shí)間： 2013-12-31
上傳用戶(hù)：l254587896
用單鏈表實(shí)現(xiàn)對(duì)兩個(gè)無(wú)序 A,B表進(jìn)行合并并使的合并后的表按從小到大排序
上傳時(shí)間： 2013-11-30
上傳用戶(hù)：253189838
教師管理系統(tǒng)是在學(xué)校局域網(wǎng)架設(shè)的B/S結(jié)構(gòu)的辦公平臺(tái)。系統(tǒng)有四個(gè)模塊：系統(tǒng)設(shè)置，通知通告，領(lǐng)導(dǎo)信箱，文件中心。系統(tǒng)開(kāi)發(fā)環(huán)境：JAVA，數(shù)據(jù)庫(kù)為Mysql,TOMCAT
標(biāo)簽： 管理系統(tǒng) 局域網(wǎng) 模塊
上傳時(shí)間： 2013-12-28
上傳用戶(hù)：zjf3110
基本運(yùn)算邏輯和它們的Verilog HDL模型
標(biāo)簽： Verilog HDL 運(yùn)算 模型
上傳時(shí)間： 2015-09-17
上傳用戶(hù)：qw12
設(shè)A和B是長(zhǎng)度相同的2個(gè)字符串。A和B的距離定義為相應(yīng)位置字符距離之和。2個(gè)非空格字符的距離是它們的ASCII碼之差的絕對(duì)值。空格與空格的距離為0；空格與其它字符的距離為一定值k。 字符串A的擴(kuò)展是在A中插入若干空格字符所產(chǎn)生的字符串。在字符串A和B的所有長(zhǎng)度相同的擴(kuò)展中，有一對(duì)距離最小的擴(kuò)展，該距離稱(chēng)為字符串A和B的擴(kuò)展距離。 對(duì)于給定的字符串A和B，試設(shè)計(jì)一個(gè)算法，計(jì)算其擴(kuò)展距離。
標(biāo)簽： ASCII 字符 字符串 長(zhǎng)度
上傳時(shí)間： 2014-12-22
上傳用戶(hù)：15736969615
回溯（b a c k t r a c k i n g）是一種系統(tǒng)地搜索問(wèn)題解答的方法。為了實(shí)現(xiàn)回溯，首先需要為問(wèn)題定義一個(gè)解空間（ solution space），這個(gè)空間必須至少包含問(wèn)題的一個(gè)解（可能是最優(yōu)的）。在迷宮老鼠問(wèn)題中，我們可以定義一個(gè)包含從入口到出口的所有路徑的解空間；在具有n 個(gè)對(duì)象的0 / 1背包問(wèn)題中（見(jiàn)1 . 4節(jié)和2 . 2節(jié)），解空間的一個(gè)合理選擇是2n 個(gè)長(zhǎng)度為n 的0 / 1向量的集合，這個(gè)集合表示了將0或1分配給x的所有可能方法。當(dāng)n= 3時(shí)，解空間為{ ( 0 , 0 , 0 )，( 0 , 1 , 0 )，( 0 , 0 , 1 )，( 1 , 0 , 0 )，( 0 , 1 , 1 )，( 1 , 0 , 1 )，( 1 , 1 , 0 )，( 1 , 1 , 1 ) }。
標(biāo)簽： 搜索
上傳時(shí)間： 2014-01-17
上傳用戶(hù)：jhksyghr
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
