《集成電路設(shè)計制造中EDA工具實用教程》共17章，分為三個部分。第一部分介紹半導體工藝和半導體器件仿真工具，分別介紹了Synopsys公司的TSUPREM4/MEDICI，ISE TCAD和Silvaco公司的Athena/Atlas等TCAD工具及其使用，并以ESD靜電放電防護器件的設(shè)計及驗證為實例介紹這些軟件工具的應(yīng)用。第二部分介紹了模擬集成電路設(shè)計工具的應(yīng)用，輔以典型模擬IC電路的設(shè)計實例，以Cadence設(shè)計流程中的工具為主，同時也介紹了業(yè)界常用的Synopsys的Hspice電路仿真工具和Mentor Graphics的Calibre版圖驗證工具。第三部分為數(shù)字集成電路的設(shè)計工具使用教程，分別介紹了用Matlab進行系統(tǒng)級驗證、用ModelSim和NC-Verilog進行HDL描述和仿真、用Xilinx ISE進行EPGA驗證設(shè)計、用Synopsys的Design Compiler工具進行邏輯綜合以及使用Cadence的SE和SOC Encounter進行IC后端設(shè)計等。最后介紹了可測性設(shè)計的基本概念和流程。
上傳時間： 2022-07-16
上傳用戶：zhaiyawei
Verilog HDL: Magnitude For a vector (a,b), the magnitude representation is the following: A common approach to implementing these arithmetic functions is to use the Coordinate Rotation Digital Computer (CORDIC) algorithm. The CORDIC algorithm calculates the trigonometric functions of sine, cosine, magnitude, and phase using an iterative process. It is made up of a series of micro-rotations of the vector by a set of predetermined constants, which are powers of two. Using binary arithmetic, this algorithm essentially replaces multipliers with shift and add operations. In a Stratix™ device, it is possible to calculate some of these arithmetic functions directly, without having to implement the CORDIC algorithm.
標簽： representation Magnitude the magnitude
上傳時間： 2013-12-24
上傳用戶：金宜
基于verilog HDL的自動售貨機控制電路設(shè)計: 可以對5種不同種類的貨物進行自動售貨,價格分別為A=1.00,B=1.50,C=1.80,D=3.10,E=5.00 。售貨機可以接受1元,5角,1角三種硬幣(即有三種輸入信號IY,IWJ,IYJ),并且在一個3位7段LED(二位代表元,一位代表角)顯示以投入的總錢數(shù)，最大9.90元，如果大于該數(shù)值，新投入的硬幣會退出,選擇貨物的輸入信號Ia,Ib,Ic,Id,Ie和一個放棄信號In,輸出指示信號為 Sa, Sb ,Sc ,Sd, Se 分別表示售出相應(yīng)的貨物,同時輸出的信號yuan, jiao代表找零,相應(yīng)每個脈沖代表找零相應(yīng)的硬幣，上述輸入和輸出信號均是一個固定寬度的脈沖信號。
上傳時間： 2016-07-12
上傳用戶：lanwei
一個QEP電路的verilog代碼。輸入信號是光電編碼器的A相和B相信號和一個處理時鐘，輸出的是計數(shù)信號和方向信號。
上傳時間： 2014-01-21
上傳用戶：wangdean1101
采用FPGA實現(xiàn)色彩空間轉(zhuǎn)換R’G’B’ to Y’CbCr的VHDL和verilog源代碼,支持xilinx的各種器件.
上傳時間： 2013-12-12
上傳用戶：lps11188
21世紀大學新型參考教材系列 集成電路B 荒井
上傳時間： 2013-04-15
上傳用戶：eeworm
家電維修(最基礎(chǔ)的教程B)1-20.Torrent
上傳時間： 2013-06-10
上傳用戶：eeworm
Verilog-HDL實踐與應(yīng)用系統(tǒng)設(shè)計
標簽： Verilog-HDL 實踐 應(yīng)用系統(tǒng)
上傳時間： 2013-08-06
上傳用戶：eeworm
精通Verilog HDL：IC設(shè)計核心技術(shù)實例詳解
標簽： Verilog HDL IC設(shè)計 核心技術(shù)
上傳時間： 2013-07-24
上傳用戶：eeworm
jk-b交通信號控制機原理圖
上傳時間： 2013-07-13
上傳用戶：eeworm
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
