鍵盤鼠標的原代碼,用FPGA實現(xiàn),使用Verilog HDL編寫,已經(jīng)使用FPGA驗正過了,完全可以用
標簽： FPGA Verilog HDL 鍵盤
上傳時間： 2013-12-12
上傳用戶：athjac
在顯示器上顯示漢字,在FPGA上實現(xiàn),使用Verilog HDL 設計,完全可是直接使用
標簽： Verilog FPGA HDL 顯示器
上傳時間： 2014-09-04
上傳用戶：zm7516678
使用FPGA控制蜂鳴器的程序,用Verilog HDL設計,可以是蜂鳴器發(fā)出各種不同的聲音
標簽： Verilog FPGA HDL 蜂鳴器
上傳時間： 2013-12-21
上傳用戶：wendy15
正式出版物《Verilog HDL 硬件描述語言》一書的精美 PDF 電子版。
標簽： Verilog HDL 正
上傳時間： 2015-06-16
上傳用戶：xymbian
計算機控制技術．了解步進電機控制的基本原理； b．掌握控制步進電機轉(zhuǎn)動的編程方法。
標簽： 計算機 控制技術 控制 步進電機控制
上傳時間： 2014-01-20
上傳用戶：咔樂塢
【問題描述】已知線性方程組AX=B，求解該方程組。參考算法： 消去法：將列向量B加到矩陣A的最后一列，構(gòu)成增廣矩陣AB。對AB進行下列三種初等變換，使原矩陣A的部分的主對角線上的元素均為1，其余元素均為0，則原列向量B的部分即為X的值： 1. 將矩陣的一行乘以一個不為0的數(shù) 2. 將矩陣的一行加上另一行的倍數(shù) 3. 交換矩陣中兩行的位置
標簽： AX 線性 方程
上傳時間： 2015-06-18
上傳用戶：stvnash
verilog HDL硬件描述語言電子書
標簽： verilog HDL 硬件描述語言 電子書
上傳用戶：ljt101007
辨別成績的小程序,比如說得5分是A,得4分是B,依次類推
標簽： 分 辨別 程序
上傳時間： 2013-12-19
上傳用戶：ANRAN
題目：A、B兩個以單鏈表做存儲結(jié)構(gòu)的遞增有序排列的鏈表合并為一個單鏈表做存儲結(jié)構(gòu)的遞增有序鏈表C
標簽： 單鏈表 存儲結(jié)構(gòu) 遞增 合并
上傳時間： 2015-06-20
上傳用戶：黑漆漆
這是一款很好用的B/S結(jié)構(gòu)的酒店管理系統(tǒng) 簡單，很容易上手！
標簽： 管理系統(tǒng)
上傳時間： 2014-01-24
上傳用戶：ryb
蟲蟲下載站版權所有 京ICP備2021023401號-1
