TMS3205402Verilog HDL源碼
標(biāo)簽： 3205402 Verilog TMS HDL
上傳時間： 2013-08-17
上傳用戶：shizhanincc
有關(guān)verilog的硬件實現(xiàn)VGA設(shè)計的代碼。
標(biāo)簽： verilog VGA 硬件實現(xiàn) 代碼
上傳時間： 2013-08-18
上傳用戶：ghostparker
verilog編寫基于fpga的鑒相器模塊
標(biāo)簽： verilog fpga 編寫 模塊
上傳時間： 2013-08-19
上傳用戶：18752787361
verilog編寫基于fpga的DDS實現(xiàn)
標(biāo)簽： verilog fpga DDS 編寫
上傳用戶：neu_liyan
verilog編寫基于FPGA的示波器核心實現(xiàn)
標(biāo)簽： verilog FPGA 編寫 示波器
上傳用戶：huql11633
AD9289的控制 使用Verilog語言
標(biāo)簽： Verilog 9289 AD 控制
上傳時間： 2013-08-20
上傳用戶：15501536189
基于cpld的pwm控制設(shè)計\r\n采用vhdl.verilog語言設(shè)計\r\n對大家比較有用
標(biāo)簽： verilog cpld vhdl pwm
上傳用戶：sk5201314
很好的幾個FPGA工程，對提高FPGA設(shè)計有一定的幫助（注：代碼為Verilog編寫）。
標(biāo)簽： Verilog FPGA 工程 設(shè)計實例
上傳時間： 2013-08-21
上傳用戶：英雄
基于verilog的fir濾波，并帶matlab仿真
標(biāo)簽： verilog fir 濾波
上傳用戶：qiaoyue
用verilog實現(xiàn)的串口收發(fā)數(shù)據(jù)程序，已經(jīng)調(diào)試通過
標(biāo)簽： verilog 串口 收發(fā) 數(shù)據(jù)
上傳用戶：lixinxiang
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
