資料->【E】光盤論文->【E0】IEEE論文->IEEE JSSC論文(1960~2005).part044.rar
標簽： IEEE 1960 2005 JSSC
上傳時間： 2013-06-27
上傳用戶：youlongjian0
資料->【E】光盤論文->【E0】IEEE論文->IEEE JSSC論文(1960~2005).part017.rar
上傳時間： 2013-04-24
上傳用戶：奈雁歸dxh
資料->【E】光盤論文->【E0】IEEE論文->IEEE JSSC論文(1960~2005).part023.rar
上傳時間： 2013-07-31
上傳用戶：葉山豪
四位全加器verilog源碼，簡單實用！歡迎下載
標簽： verilog 全加器 程序
上傳時間： 2013-05-16
上傳用戶：a6697238
資料->【E】光盤論文->【E0】IEEE論文->IEEE JSSC論文(1960~2005).part014.rar
上傳用戶：vaidya1bond007b1
verilog實現(xiàn)一個AGC模塊，信號輸入位寬16位，通過統(tǒng)計64個輸入完成其功率的統(tǒng)計，然后根據(jù)功率大小對信號進行縮放。
標簽： verilog AGC
上傳時間： 2013-06-09
上傳用戶：sc965382896
資料->【E】光盤論文->【E0】IEEE論文->IEEE JSSC論文(1960~2005).part087.rar
上傳時間： 2013-07-22
上傳用戶：yangzhiwei
資料->【E】光盤論文->【E0】IEEE論文->IEEE JSSC論文(1960~2005).part043.rar
上傳用戶：liu_yuankang
資料->【E】光盤論文->【E0】IEEE論文->IEEE JSSC論文(1960~2005).part045.rar
上傳時間： 2013-08-03
上傳用戶：wangchong
資料->【E】光盤論文->【E0】IEEE論文->IEEE JSSC論文(1960~2005).part052.rar
上傳用戶：trepb001
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
