Verilog HDL編寫的CPU模型
Verilog HDL編寫的CPU模型，很經(jīng)典，比較通用...
Verilog技術(shù)資料
?? 資源總數(shù)：3077
?? 技術(shù)文檔：1
?? 源代碼：19564
VerilogHDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。VerilogHDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀(jì)80年代中期開發(fā)出來的。前者由GatewayDesignAutomation公司（該公司于1989年被Cadence公司收購）開發(fā)。兩種HDL均為IEEE標(biāo)準(zhǔn)。[1]
?? Verilog熱門資料
查看全部3077個(gè)資源 ?Verilog HDL編寫的總線功能模型
Verilog HDL編寫的總線功能模型，十分有用，需要的下載...
一個(gè)電子中的verilog實(shí)驗(yàn)源代碼。適合verilog初學(xué)者學(xué)習(xí)參考
一個(gè)電子中的verilog實(shí)驗(yàn)源代碼。適合verilog初學(xué)者學(xué)習(xí)參考...
計(jì)數(shù)器 同步異步預(yù)置數(shù)清零 verilog hdl 編寫
計(jì)數(shù)器 同步異步預(yù)置數(shù)清零 verilog hdl 編寫...
verilog 教程
verilog 教程，介紹了用verilog語言寫硬件電路的描述語言。內(nèi)容詳細(xì)豐富??！是一不不錯(cuò)的教程...
?? Verilog技術(shù)文檔
查看更多 ??? Verilog源代碼
查看更多 ??? Verilog資料分類