VerilogHDL_advanced_digital_design_code_Ch10 VerilogHDL高級數(shù)字設(shè)計源碼Ch10
VerilogHDL_advanced_digital_design_code_Ch10 VerilogHDL高級數(shù)字設(shè)計源碼Ch10...
VerilogHDl技術(shù)資料
?? 資源總數(shù)：223
?? 技術(shù)文檔：1
?? 源代碼：45
?? 電路圖：3
?? VerilogHDl全部資料 (223個)
VerilogHDL_advanced_digital_design_code_Ch11 VerilogHDL高級數(shù)字設(shè)計源碼Ch
VerilogHDL_advanced_digital_design_code_Ch11 VerilogHDL高級數(shù)字設(shè)計源碼Ch...
VerilogHDL_advanced_digital_design_code_Clock_generator VerilogHDL高級數(shù)字設(shè)計源碼Clock_generator
VerilogHDL_advanced_digital_design_code_Clock_generator VerilogHDL高級數(shù)字設(shè)計源碼Clock_generator...
使用VerilogHDL語言實(shí)現(xiàn)硬件的開發(fā)模擬
使用VerilogHDL語言實(shí)現(xiàn)硬件的開發(fā)模擬，本程序是實(shí)現(xiàn)數(shù)碼管的模擬顯示...
使用VerilogHDL語言實(shí)現(xiàn)硬件的開發(fā)模擬
使用VerilogHDL語言實(shí)現(xiàn)硬件的開發(fā)模擬，本程序是實(shí)現(xiàn)靜態(tài)數(shù)碼管的模擬顯示...
VerilogHDL設(shè)計的具有傳感器探測主、支路車流量以控制燈延時的交通燈
VerilogHDL設(shè)計的具有傳感器探測主、支路車流量以控制燈延時的交通燈...
VHDL與VerilogHDL語言之間相互轉(zhuǎn)換
VHDL與VerilogHDL語言之間相互轉(zhuǎn)換...
VerilogHDL教程
VerilogHDL教程，硬件描述語言，Pdg格式，請用超星閱覽器打開。...
生成18級的m序列的VerilogHDL程序
生成18級的m序列的VerilogHDL程序， 很具有代表性的算法...
用VerilogHDL實(shí)現(xiàn)的產(chǎn)生Sine波形全部程序 個人驗(yàn)證后收藏的。
用VerilogHDL實(shí)現(xiàn)的產(chǎn)生Sine波形全部程序 個人驗(yàn)證后收藏的。...