Altera Quartus II Tutorial
標(biāo)簽： Tutorial Quartus Altera II
上傳時(shí)間： 2013-10-22
上傳用戶：jjj0202
本資料是關(guān)于基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例（VHDL源代碼文件），需要的可以自己下載。
標(biāo)簽： Quartus FPGA CPLD VHDL
上傳時(shí)間： 2013-10-13
上傳用戶：caiiicc
quartus ii實(shí)驗(yàn)手冊(cè)
標(biāo)簽： quartus 實(shí)驗(yàn)手冊(cè)
上傳時(shí)間： 2013-11-06
上傳用戶：wangfei22
Virtex™-5 器件包括基于第二代高級(jí)硅片組合模塊 (ASMBL™) 列架構(gòu)的多平臺(tái) FPGA 系列。集成了為獲得最佳性能、更高集成度和更低功耗設(shè)計(jì)的若干新型架構(gòu)元件，Virtex-5 器件達(dá)到了比以往更高的系統(tǒng)性能水平。
上傳時(shí)間： 2013-10-29
上傳用戶：long14578
This application note describes how the existing dual-port block memories in the Spartan™-IIand Virtex™ families can be used as Quad-Port memories. This essentially involves a dataaccess time (halved) versus functionality (doubled) trade-off. The overall bandwidth of the blockmemory in terms of bits per second will remain the same.
上傳時(shí)間： 2013-11-08
上傳用戶：lou45566
The PPC405 Virtex-4 is a wrapper around the Virtex-4PowerPC™ 405 Processor Block primitive. For detailsregarding the PowerPC 405, see the PowerPC 405 ProcessorBlock Reference Guide.
標(biāo)簽： Wrapper Virtex 306 405
上傳時(shí)間： 2014-12-05
上傳用戶：flg0001
賽靈思推出的三款全新產(chǎn)品系列不僅發(fā)揮了臺(tái)積電28nm 高介電層金屬閘 (HKMG) 高性能低功耗 (HPL) 工藝技術(shù)前所未有的功耗、性能和容量?jī)?yōu)勢(shì)，而且還充分利用 FPGA 業(yè)界首款統(tǒng)一芯片架構(gòu)無(wú)與倫比的可擴(kuò)展性，為新一代系統(tǒng)提供了綜合而全面的平臺(tái)基礎(chǔ)。目前，隨著賽靈思 7 系列 (Virtex®-7、Kintex™-7 和Artix™-7 系列) 的推出，賽靈思將系統(tǒng)功耗、性價(jià)比和容量推到了全新的水平，這在很大程度上要?dú)w功于臺(tái)積電 28nm HKMG 工藝出色的性價(jià)比優(yōu)勢(shì)以及芯片和軟件層面上的設(shè)計(jì)創(chuàng)新。結(jié)合業(yè)經(jīng)驗(yàn)證的 EasyPath™成本降低技術(shù)，上述新系列產(chǎn)品將為新一代系統(tǒng)設(shè)計(jì)人員帶來無(wú)與倫比的價(jià)值
標(biāo)簽： Virtex Kintex Artix FPGA
上傳時(shí)間： 2013-11-15
上傳用戶：chenhr
由于Virtex-5 器件的基礎(chǔ)架構(gòu)與以往的FPGA 器件不同，因此，要為特定設(shè)計(jì)選擇合適的Virtex-5 器件并非易事。大多數(shù)情況下，設(shè)計(jì)應(yīng)采用類似的陣列大小（器件數(shù)量）并且比以前的目標(biāo)器件至少低一個(gè)速度級(jí)別（如從中速級(jí)別到慢速級(jí)別）。但是，這種建議對(duì)于有些情況卻并不適用。本節(jié)將介紹一些會(huì)影響Virtex-5 FPGA 器件選擇標(biāo)準(zhǔn)的設(shè)計(jì)風(fēng)格和特征。
上傳時(shí)間： 2013-10-18
上傳用戶：yuyizhixia
針對(duì)Virtex-6 給出了HDL設(shè)計(jì)指南，其中，賽靈思為每個(gè)設(shè)計(jì)元素給出了四個(gè)設(shè)計(jì)方案元素，并給出了Xilinx認(rèn)為是最適合你的解決方案。這4個(gè)方案包括：實(shí)例，推理，CORE Generator或者其他Wizards，宏支持.
標(biāo)簽： Virtex HDL 設(shè)計(jì)指南
上傳時(shí)間： 2013-11-07
上傳用戶：gy592333
UG203-Virtex-5 PCB設(shè)計(jì)指南
上傳時(shí)間： 2014-01-23
上傳用戶：sc965382896
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
