PCI Express是由Intel，Dell，Compaq，IBM，Microsoft等PCI SIG聯(lián)合成立的Arapahoe Work Group共同草擬并推舉成取代PCI總線標(biāo)準(zhǔn)的下一代標(biāo)準(zhǔn)。PCI Express利用串行的連接特點(diǎn)能輕松將數(shù)據(jù)傳輸速度提到一個(gè)很高的頻率，達(dá)到遠(yuǎn)遠(yuǎn)超出PCI總線的傳輸速率。一個(gè)PCI Express連接可以被配置成x1，x2，x4，x8，x12，x16和x32的數(shù)據(jù)帶寬。x1的通道能實(shí)現(xiàn)單向312.5 MB／s（2.5 Gb／s）的傳輸速率。Xilinx公司的Virtex5系列FPGA芯片內(nèi)嵌PCI-ExpressEndpoint Block硬核，為實(shí)現(xiàn)單片可配置PCI-Express總線解決方案提供了可能。 本文在研究PCI-Express接口協(xié)議和PCI-Express Endpoint Block硬核的基礎(chǔ)上，使用Virtex5LXT50 FPGA芯片設(shè)計(jì)PCI Express接口硬件電路，實(shí)現(xiàn)PCI-Express數(shù)據(jù)傳輸
上傳時(shí)間： 2013-12-27
上傳用戶：wtrl
Xilinx Virtex5 SGMII高速串行通信例程。
標(biāo)簽： Virtex5 Xilinx SGMII 高速串行
上傳時(shí)間： 2017-01-28
上傳用戶：thuyenvinh
現(xiàn)代的計(jì)算機(jī)追求的是更快的速度、更高的數(shù)據(jù)完整性和靈活性。無(wú)論從物理性能，還是從電氣性能來(lái)看，現(xiàn)今的并行總線都已出現(xiàn)了某些局限，無(wú)法提供更高的數(shù)據(jù)傳輸率。而SATA以其傳輸速率快、支持熱插拔、可靠的數(shù)據(jù)傳輸?shù)忍攸c(diǎn)，得到各行業(yè)越來(lái)越多的支持。 目前市場(chǎng)上的SATA IP CORE都是面向IC設(shè)計(jì)的，不利于在FPGA上集成，因此，本文在Xilinx公司的Virtex5系列FPGA上實(shí)現(xiàn)SATAⅡ協(xié)議，對(duì)SATA技術(shù)的推廣、國(guó)內(nèi)邏輯IP核的發(fā)展都有一定的意義。 本文將SATAⅡ協(xié)議的FPGA實(shí)現(xiàn)劃分成物理層、鏈路層、傳輸層和應(yīng)用層四個(gè)模塊。提出了物理層串行收/發(fā)器設(shè)計(jì)以及物理鏈路初始化方案。分析了鏈路層模塊結(jié)構(gòu)，給出了作為SATAⅡ鏈路層核心的狀態(tài)機(jī)的設(shè)計(jì)。為滿足SATAⅡ協(xié)議3．0Gbps的速率，采用擴(kuò)大數(shù)據(jù)處理位寬的方法，設(shè)計(jì)完成了鏈路層的16b/20b編碼模塊，同時(shí)為提高數(shù)據(jù)傳輸可靠性和信號(hào)的穩(wěn)定性，分別實(shí)現(xiàn)了鏈路層CRC校驗(yàn)?zāi)K和并行擾碼模塊。在描述協(xié)議傳輸層的模塊結(jié)構(gòu)的基礎(chǔ)上，給出了作為傳輸層核心的狀態(tài)機(jī)的設(shè)計(jì)，并以DMA DATA OUT命令的操作為例介紹了FIS在傳輸層中的處理過(guò)程。完成了命令層協(xié)議狀態(tài)機(jī)的設(shè)計(jì)，并實(shí)現(xiàn)了SATAⅡ新增功能NCQ技術(shù)，從而使得數(shù)據(jù)傳輸更加有效。最后為使本設(shè)計(jì)應(yīng)用更加廣泛，設(shè)計(jì)了基于AHB總線的用戶接口。 本設(shè)計(jì)采用Verilog HDL語(yǔ)言對(duì)需要實(shí)現(xiàn)的電路進(jìn)行描述，并使用Modelsim軟件仿真。仿真結(jié)果表明，本文設(shè)計(jì)的邏輯電路可靠穩(wěn)定，與SATAⅡ協(xié)議定義功能一致。
上傳時(shí)間： 2013-06-16
上傳用戶：cccole0605
SATA接口是新一代的硬盤串行接口標(biāo)準(zhǔn)，和以往的并行硬盤接口比較它具有支持熱插拔、傳輸速率快、執(zhí)行效率高的明顯優(yōu)勢(shì)。SATA2．0是SATA的第二代標(biāo)準(zhǔn)，它規(guī)定在數(shù)據(jù)線上使用LVDS NRZ串行數(shù)據(jù)流傳輸數(shù)據(jù)，速率可達(dá)3Gb/s。另外，SATA2．0還具有支持NCQ（本地命令隊(duì)列）、端口復(fù)用器、交錯(cuò)啟動(dòng)等一系列技術(shù)特征。正是由于以上的種種技術(shù)優(yōu)點(diǎn)，SATA硬盤業(yè)已被廣泛的使用于各種企業(yè)級(jí)和個(gè)人用戶。 硬盤作為主要的信息載體之一，其信息安全問(wèn)題尤其引起人們的關(guān)注。由于在加密時(shí)需要實(shí)時(shí)處理大量的數(shù)據(jù)，所以對(duì)硬盤數(shù)據(jù)的加密主要使用帶有密鑰的硬件加密的方式。因此將硬盤加密和SATA接口結(jié)合起來(lái)進(jìn)行設(shè)計(jì)和研究，完成基于SATA2．0接口的加解密芯片系統(tǒng)設(shè)計(jì)具有重要的使用價(jià)值和研究?jī)r(jià)值。 本論文首先介紹了SATA2．0的總線協(xié)議，其協(xié)議體系結(jié)構(gòu)包括物理層、鏈路層、傳輸層和命令層，并對(duì)系統(tǒng)設(shè)計(jì)中各個(gè)層次中涉及的關(guān)鍵問(wèn)題進(jìn)行了闡述。其次，本論文對(duì)ATA協(xié)議和命令進(jìn)行了詳細(xì)的解釋和分析，并針對(duì)設(shè)計(jì)中涉及的命令和對(duì)其做出的修改進(jìn)行了說(shuō)明。接著，本論文對(duì)SATA2．0加解密控制芯片的系統(tǒng)設(shè)計(jì)進(jìn)行了講解，包括硬件平臺(tái)搭建和器件選型、模塊和功能劃分、系統(tǒng)工作原理等，剖析了系統(tǒng)設(shè)計(jì)中的難點(diǎn)問(wèn)題并給出解決問(wèn)題的方法。然后，對(duì)系統(tǒng)數(shù)據(jù)通路的各個(gè)模塊的設(shè)計(jì)和實(shí)現(xiàn)進(jìn)行詳盡的闡述，并給出各個(gè)模塊的驗(yàn)證結(jié)果。最后，本文簡(jiǎn)要的介紹了驗(yàn)證平臺(tái)搭建和測(cè)試環(huán)境、測(cè)試方法等問(wèn)題，并分析測(cè)試結(jié)果。 本SATA2．0硬盤加解密接口電路在Xilinx公司的Virtex5 XC5VLX50T FPGA上進(jìn)行測(cè)試，目前工作正常，性能良好，已經(jīng)達(dá)到項(xiàng)目性能指標(biāo)要求。本論文在SATA加解密控制芯片設(shè)計(jì)與實(shí)現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟(jì)價(jià)值。
上傳時(shí)間： 2013-04-24
上傳用戶：JIUSHICHEN
隨著計(jì)算機(jī)技術(shù)、網(wǎng)絡(luò)技術(shù)和微電子技術(shù)的深入發(fā)展，嵌入式系統(tǒng)在各個(gè)領(lǐng)域中得到廣泛應(yīng)用。以ARM和以FPGA為核心的嵌入式系統(tǒng)是當(dāng)前嵌入式研究的熱點(diǎn)，而相關(guān)研究的開(kāi)展需要功能強(qiáng)大的開(kāi)發(fā)平臺(tái)支持，因此基于ARM和FPGA的開(kāi)發(fā)平臺(tái)設(shè)計(jì)研究具有重要意義。 本文分別設(shè)計(jì)了一款基于PXA270的ARM開(kāi)發(fā)平臺(tái)和一款基于Virtex5的FPGA開(kāi)發(fā)平臺(tái)，主要針對(duì)電源管理、接口設(shè)計(jì)、板級(jí)時(shí)序等關(guān)鍵技術(shù)進(jìn)行了研究。在此基礎(chǔ)上利用PADS Logic設(shè)計(jì)工具完成了系統(tǒng)原理圖設(shè)計(jì)，并借助Hyperlynx SI仿真工具，對(duì)PCB的板級(jí)設(shè)計(jì)問(wèn)題進(jìn)行了分析，實(shí)現(xiàn)了平臺(tái)PCB的可靠設(shè)計(jì)。最后對(duì)平臺(tái)各模塊進(jìn)行了調(diào)試，通過(guò)在平臺(tái)上運(yùn)行操作系統(tǒng)并加載可執(zhí)行程序的方法驗(yàn)證了平臺(tái)整體功能。 本文的特色體現(xiàn)在以下三個(gè)方面： (1)結(jié)合PXA270處理器內(nèi)部的電源管理單元和MAX1586A集成電源管理芯片，實(shí)現(xiàn)了PXA270開(kāi)發(fā)平臺(tái)的動(dòng)態(tài)電源管理，有效降低了平臺(tái)功耗； (2)平臺(tái)實(shí)現(xiàn)了FF/BT/STUART、USB Host/Client、SD/MMC、AC'97、LCD和擴(kuò)展VGA、PCMCIA/CF等多種接口，具有良好的開(kāi)發(fā)靈活性和通用性； (3)對(duì)開(kāi)發(fā)平臺(tái)PCB板級(jí)走線中可能出現(xiàn)的反射、串?dāng)_、時(shí)序沖突等問(wèn)題進(jìn)行評(píng)估，給出了布線約束方案，使系統(tǒng)可靠性得到有效提高。
標(biāo)簽： FPGA ARM 嵌入式開(kāi)發(fā) 平臺(tái)設(shè)計(jì)
上傳時(shí)間： 2013-07-06
上傳用戶：gps6888
遺傳算法是一種基于自然選擇原理的優(yōu)化算法，在很多領(lǐng)域有著廣泛的應(yīng)用。但是，遺傳算法使用計(jì)算機(jī)軟件實(shí)現(xiàn)時(shí)，會(huì)隨著問(wèn)題復(fù)雜度和求解精度要求的提高，產(chǎn)生很大的計(jì)算延時(shí)，這種計(jì)算的延時(shí)限制了遺傳算法在很多實(shí)時(shí)性要求較高場(chǎng)合的應(yīng)用。為了提升運(yùn)行速度，可以使用FPGA作為硬件平臺(tái)，設(shè)計(jì)數(shù)字系統(tǒng)完成遺傳算法。和軟件實(shí)現(xiàn)相比，硬件實(shí)現(xiàn)盡管在實(shí)時(shí)性和并行性方面具有很大優(yōu)勢(shì)，但同時(shí)會(huì)導(dǎo)致系統(tǒng)的靈活性不足、通用性不強(qiáng)。本文針對(duì)上述矛盾，使用基于功能的模塊化思想，將基于FPGA的遺傳算法硬件平臺(tái)劃分成兩類模塊：系統(tǒng)功能模塊和算子功能模塊。針對(duì)不同問(wèn)題，可以在保持系統(tǒng)功能模塊不變的前提下，選擇不同的遺傳算子功能模塊完成所需要的優(yōu)化運(yùn)算。本文基于Xilinx公司的Virtex5系列FPGA平臺(tái)，使用VerilogHDL語(yǔ)言實(shí)現(xiàn)了偽隨機(jī)數(shù)發(fā)生模塊、隨機(jī)數(shù)接口模塊、存儲(chǔ)器接口/控制模塊和系統(tǒng)控制模塊等系統(tǒng)功能模塊，以及基本位交叉算子模塊、PMX交叉算子模塊、基本位變異算子模塊、交換變異算子模塊和逆轉(zhuǎn)變異算子模塊等遺傳算法功能模塊，構(gòu)建了系統(tǒng)功能構(gòu)架和遺傳算子庫(kù)。該設(shè)計(jì)方法不僅使遺傳算法平臺(tái)在解決問(wèn)題時(shí)具有更高的靈活性和通用性，而且維持了系統(tǒng)架構(gòu)的穩(wěn)定。本文設(shè)計(jì)了多峰值、不連續(xù)、不可導(dǎo)函數(shù)的極值問(wèn)題和16座城市的旅行商問(wèn)題 (TSP)對(duì)遺傳算法硬件平臺(tái)進(jìn)行了測(cè)試。根據(jù)測(cè)試結(jié)果，該硬件平臺(tái)表現(xiàn)良好，所求取的最優(yōu)解誤差均在1％以內(nèi)。相對(duì)于軟件實(shí)現(xiàn)，該系統(tǒng)在求解一些復(fù)雜問(wèn)題時(shí)，速度可以提高2個(gè)數(shù)量級(jí)。最后，本文使用FPGA實(shí)現(xiàn)了粗粒度并行遺傳算法模型，并用于 TSP問(wèn)題的求解。將硬件平臺(tái)的運(yùn)行速度在上述基礎(chǔ)上提高了近1倍，取得了顯著的效果。關(guān)鍵詞：遺傳算法，硬件實(shí)現(xiàn)，并行設(shè)計(jì)，F(xiàn)PGA，TSP
標(biāo)簽： FPGA 算法 硬件實(shí)現(xiàn)
上傳時(shí)間： 2013-06-15
上傳用戶：hakim
xilinx Virtex5開(kāi)發(fā)板技術(shù)手冊(cè)
標(biāo)簽： Genesys_rm xilinxV5 數(shù)據(jù)手冊(cè)
上傳時(shí)間： 2013-10-15
上傳用戶：黃華強(qiáng)
采用Xlinx公司的Virtex5系列FPGA設(shè)計(jì)了一個(gè)用于多種高速串行協(xié)議的數(shù)據(jù)交換模塊,并解決了該模塊實(shí)現(xiàn)中的關(guān)鍵問(wèn)題.該交換模塊實(shí)現(xiàn)4X模式RapidIO協(xié)議與4X模式PCI Express協(xié)議之間的數(shù)據(jù)交換,以及自定義光纖協(xié)議與4X模式PCI Express協(xié)議之間的數(shù)據(jù)交換,實(shí)現(xiàn)了單字讀寫(xiě)以及DMA操作,并提供高速穩(wěn)定的傳輸帶寬.
標(biāo)簽： FPGA 高速串行 模塊 實(shí)現(xiàn)方法
上傳時(shí)間： 2013-10-12
上傳用戶：rnsfing
為解決北斗導(dǎo)航接收機(jī)干擾功率強(qiáng)、有效信號(hào)弱的不足，提出了一種基于功率倒置自適應(yīng)算法的抗干擾設(shè)計(jì)方案。該方案以自適應(yīng)天線系統(tǒng)為平臺(tái)，采用FPGA處理器Virtex5芯片實(shí)現(xiàn)自適應(yīng)算法，根據(jù)最小均方誤差原則迭代計(jì)算功率倒置的最優(yōu)權(quán)值并產(chǎn)生加權(quán)輸出。測(cè)試結(jié)果顯示：功率倒置算法在干擾形式、干擾方向未知的情況下能夠有效抑制干擾，為北斗導(dǎo)航接收機(jī)提供最高50 dB的抗干擾能力。
標(biāo)簽： 功率倒置 中的應(yīng)用 算法 北斗
上傳時(shí)間： 2013-11-07
上傳用戶：born2007
xilinx Virtex5開(kāi)發(fā)板技術(shù)手冊(cè)
標(biāo)簽： Genesys_rm xilinxV5 數(shù)據(jù)手冊(cè)
上傳時(shí)間： 2013-11-05
上傳用戶：lgnf
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
