Enhanced version of the Serial Peripheral Interface available on Motorola s MC68HC11 family of CPUs.Enhancements include a wider supported operating frequency range, 4deep read and write fifos, and programmable transfer count dependent interrupt generation. As with the SPI found in MC68HC11 processors the core features programmable clock phase [CPHA] and clock polarity [CPOL]. The core features an 8bit WISHBonE interface. Very simple, very small.
標簽： Peripheral Interface available Enhanced
上傳時間： 2014-12-06
上傳用戶：invtnewer
uart協議、實現、驗證，基于WISHBonE協議，工業(yè)標準為16550A
上傳時間： 2017-04-08
上傳用戶：lmeeworm
USBHostSlave is a USB 1.1 host and Device IP core. – Supports full speed (12Mbps) and low speed (1.5Mbps) operation. – USB Device has four endpoints, each with their own independent FIFO. – Supports the four types of USB data transfer control, bulk, interrupt, and isochronous transfers. – Host can automatically generate SOF packets. – 8-bit WISHBonE slave bus interface. – FIFO depth configurable via paramters.
標簽： speed USBHostSlave and Supports
上傳時間： 2014-01-17
上傳用戶：sxdtlqqjl
This project features a full-hardware sound compressor using the well known algorithm: IMA ADPCM. The core acts as a slave WISHBonE device. The output is perfectly compatible with any sound player with the IMA ADPCM codec (included by default in every Windows). Includes a testbench that takes an uncompressed PCM 16 bits Mono WAV file and outputs an IMA ADPCM compressed WAV file. Compression ratio is fixed for IMA-ADPCM, being 4:1. PLEASE NOTICE THAT THIS CORE IS LICENSED UNDER http://creativecommons.org/licenses/by-nc-sa/3.0/ (Creative Commons Attribution-Noncommercial-Share Alike 3.0 Unported). That means you may use it only for NON-COMMERCIAL purposes.
標簽： full-hardware compressor algorithm features
上傳時間： 2014-01-14
上傳用戶：Shaikh
用戶接口WISHBonE bus 接口， 驅動LPC master去主動訪問 slave 寄存器表（地址可更改） 讀取到寄存器封裝到用戶層 可按要求更改設計
標簽： LPC WISHBonE Verilog Specification
上傳時間： 2020-05-21
上傳用戶：verilog_86
Altium Designer Summer 09的發(fā)布延續(xù)了連續(xù)不斷的新特性和新技術的應用過程。這必將幫助用戶更輕松地創(chuàng)建下一代電子設計。同時，我們將令Altium Designer更符合電子設計師的要求。Altium的一體化設計結構將硬件、軟件和可編程硬件集合在一個單一的環(huán)境中，這將令用戶自由地探索新的設計構想。在整個設計構成中，每個人都使用同一個設計界面。 Summer 09版本解決了大量歷史遺留的工具問題。其中就包括了增加更多的機械層設置、增強的原理圖網絡類定義。新版本中更關注于改進測試點的分配和管理、精簡嵌入式軟件開發(fā)、軟設計中智能化調試和流暢的License管理等功能。我們?yōu)檫@個版本發(fā)布的新特性和新功能的作用感到高興，我們非常相信這些新的特性和技術也將令您激動不已!電路板設計增強了圖形化DRC違規(guī)顯示Summer 09版本改進了在線實時及批量DRC檢測中顯示的傳統(tǒng)違規(guī)的圖形化信息，其含蓋了主要的設計規(guī)則。 利用與一個可定義的指示違規(guī)信息的掩蓋圖形的合成，用戶現在已經可以更靈活的解決出現在設計中的DRC錯誤。用戶自定制PCB布線網絡顏色Summer09版本允許用戶在PCB文件中自定義布線網絡顯示的顏色?，F在，用戶完全可以使用一種指定的顏色替代常用當前板層顏色作為布線網絡顯示的顏色。并將該特性延伸到圖形迭層模式，進一步增強了PCB的可視化特性。PCB板機械層設定增加到32層Altium Designer Summer 09版本為板級設計新增了16個機械層定義，使總的機械層定義達到32層。提升了PCB向Specctra導出數據的兼容性3D單層顯示模式改進了測試點管理系統(tǒng)改進了DirectX圖形重建速度在Altium Designer Summer09的PCB應用中增強了DirectX圖形引擎的功能，直接關系到圖形重建的速度。由于圖形重構是不常用到的，如果不是非常必要，將不再執(zhí)行重構的操作；同時也優(yōu)化了DirectX數據填充特性。經過測試，Summer09將在原版本的基礎上提升20%的圖形處理性能。前端設計按區(qū)域定義原理圖網絡類功能Altium Designer現在可以允許用戶使用網絡類標簽功能在原理圖設計中將所涵蓋的每條信號線納入到自定義網絡類之中。當從原理圖創(chuàng)建PCB時，就可以將自定義的網絡類引入到PCB規(guī)則。使用這種方式定義網絡的分配，將不再需要擔心耗費時間、原理圖中網絡定義的混亂等問題。Summer09版本將提供更加流暢、高效和整齊的網絡類定義的新模式。裝配變量和板級元件標號的圖形編輯功能Altium Designer Summer 09版本提供了裝配變量和板級元件標號的圖形編輯功能。在編譯后的原理圖源文件中就可以了解裝配變量和修改板級元件標號，這個新的特性將令你從設計的源頭就可以快速、高效的完成設計的變更；對于裝配變量和板級元件標號變更操作，更重要的是這將提供一種更快速、更直觀的變通方法。軟設計支持C++高級語法格式的軟件開發(fā)由于軟件開發(fā)技術的進步，使用更高級、更抽象的軟件開發(fā)語言和工具已經成為必然。從機器語言到匯編語言，再到過程化語言和面向對象的語言。Altium Designer Summer09版本現在可以支持C++軟件開發(fā)語言（一種更高級的語言），包括軟件的編譯和調試功能?；?b>WISHBonE協議的探針儀器Altium Designer Summer 09新增了一款基于WISHBonE協議的探針儀器（WB_PROBE）。該儀器是一個WISHBonE主端元件，因此允許用戶利用探針儀器與WISHBonE總線相連去探測兼容WISHBonE協議的從設備。通過實時運行的調試面板，用戶就可以觀察和修改外設的內部寄存器內容、存儲器件的內存數據區(qū)，省卻了調用處理器儀器或底層調試器。對于無處理器的系統(tǒng)調試尤為重要。為FPGA儀器編寫腳本Altium Designer已經為用戶提供了一種可定制虛擬儀器的功能，在新的版本中您還將看到Altium新增了一種在FPGA內利用腳本編程實現可定制虛擬儀器的功能。該功能將為用戶提供一種更直觀、界面更友好的腳本應用模式增強的存儲單元管理器支持多軟件平臺知識庫新的FPGA外設內核元件新的FPGA可配置通用元件虛擬存儲儀器在Altium Designer Summer 09版本中，用戶將看到一種全新的虛擬存儲儀器（MEMORY_INSTRUMENT）。 就在虛擬儀器內部，其就可提供一個可配置存儲單元區(qū)。利用這個功能可以實現從其它邏輯器件、相連的PC和虛擬儀器面板中觀察和修改存儲區(qū)數據。系統(tǒng)級設計按需模式的License管理系統(tǒng)（On-Demand ）Altium Designer Summer 09版本中增加了基于WEB協議和按需License的模式。利用客戶賬號訪問Altium客戶服務器，無須變更License文件或重新激活License，基于WEB協議的按需License管理器就可以允許一個License被用于任一一臺計算機。就好比一個全球化浮動License，而無需建立用戶自己的License服務器?？蔀g覽的License管理和報表全新的主頁Altium Labs私有的License服務模式在外部Web頁面內打開網絡鏈接增強了供應商數據Altium Designer Summer 09版本中新增了兩個元器件供應商信息的實時數據連接，這兩個供應商分別為 Newark 和 Farnell 。通過供應商數據查找面板內的供應商條目，用戶現在可以向目標元件庫（SchLib, DbLib, SVNDbLib）或原理圖內的元器件中導入元器件的參數、數據手冊鏈接信息、元器件價格和庫存信息等。另外，用戶還可以在目標庫內從供應商條目中直接創(chuàng)建一個新的元器件。
上傳時間： 2022-07-22
上傳用戶：canderile
VIP專區(qū)-嵌入式/單片機編程源碼精選合集系列（126）資源包含以下內容：1. 嵌入式開發(fā)講義.2. can總線部分的基本應用.3. sysinternals公司的文件系統(tǒng)監(jiān)視工具源代碼.4. c8051f的控制直流電動機的源程序.5. proteus仿真LIUSHUIDENG的例子.6. YM12864液晶模塊的驅動程序.7. 本課題要求在研究PC機鍵盤通信協議的基礎上.8. 在FPGA的嵌入式picoblaze設計中使用到的匯編器.9. 我培訓時Uboot移植的一個實驗手冊,一步一步介紹了Uboot的移植過程..10. PCI調試筆記.11. 關于i2c模擬總線的c語言版本的c51程序.12. protell99的設計技巧.13. 6713 的pcb圖 滿意有用的 用protel打開.14. spi讀取AVR單片機flash的程序.15. 以PE結構顯示分析的PE文件.16. PIC C 入門學習,初學者用,好上手..17. ubi9021的51驅動程序.18. CH374的開發(fā)程序.19. USB下載文件,漢字LCD顯示,FAT32文件系統(tǒng).20. philips SERVO的參考資料.21. DCT域HDTV到SDTV轉碼中圖像下采樣算法的研究及系統(tǒng)實現與優(yōu)化.22. 時鐘芯片讀寫程序.23. eCognition5.0軟件的操作說明書.24. 實現8通道模擬/數字轉換和數字/模擬轉換的例子,采用ISA總線控制邏輯..25. Cast IP PCI- Master32 User Manual.26. nios競賽論文1 nios競賽論文1.27. nios2(新)競賽論文2 競賽論文2.28. nios2競賽論文3 競賽論文3.29. (新)競賽論文4 (新)競賽論文4.30. (新)競賽論文5 (新)競賽論文5.31. 基于CC2430實現ZigBee通信.32. 這個是手機游戲的代碼.33. sd卡底層的操作子程序.34. yaffs文件系統(tǒng)的移植.35. 一種檢測嵌入式開發(fā)板的小軟件,用著很方便..36. 本文主要介紹和分析了在集成芯片設計中幾種常用的片上系統(tǒng)總線－CoreConnect 總線、MBA 總線、WISHBonE 總線和OCP 總線.37. 高速DSP與外圍器件的接口配置主要是速度匹配與接口形式.38. 利用射頻卡讀寫基站U2270B實現對EM4100卡的讀取控制。系統(tǒng)會自動對曼徹斯特編碼進行解調.39. 電路設計里面的一些具體封裝,及解釋說明一些注意事項.40. 基于AVR的一個嵌入式的FAT32的代碼.
標簽： HDMI
上傳時間： 2013-04-15
上傳用戶：eeworm
<strike id="s4kyq"></strike>