隨著PCB設(shè)計(jì)復(fù)雜程度的不斷提高，設(shè)計(jì)工程師對(duì) EDA工具在交互性和處理復(fù)雜層次化設(shè)計(jì)功能的要求也越來(lái)越高。Cadence Design Systems, Inc. 作為世界第一的EDA工具供應(yīng)商，在這些方面一直為用戶提供業(yè)界領(lǐng)先的解決方案。在 Concept-HDL15.0中，這些功能又得到了大度地提升。首先，Concept-HDL15.0，提供了交互式全局屬性修改刪除，以及全局器件替換的圖形化工作界面。在這些全新的工作環(huán)境中，用戶可以在圖紙，設(shè)計(jì)，工程不同的級(jí)別上對(duì)器件，以及器件/線網(wǎng)的屬性進(jìn)行全局性的編輯。
上傳時(shí)間： 2013-11-12
上傳用戶：ANRAN
15.2 已經(jīng)加入了有關(guān)貫孔及銲點(diǎn)的Z軸延遲計(jì)算功能. 先開啟 Setup - Constraints - Electrical constraint sets 下的 DRC 選項(xiàng). 點(diǎn)選 Electrical Constraints dialog box 下 Options 頁(yè)面 勾選 Z-Axis delay欄.
上傳時(shí)間： 2013-11-12
上傳用戶：Late_Li
本文利用Verilog HDL 語(yǔ)言自頂向下的設(shè)計(jì)方法設(shè)計(jì)多功能數(shù)字鐘，突出了其作為硬件描述語(yǔ)言的良好的可讀性、可移植性和易理解等優(yōu)點(diǎn)，并通過(guò)Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成綜合、仿真。此程序通過(guò)下載到FPGA 芯片后，可應(yīng)用于實(shí)際的數(shù)字鐘顯示中。 關(guān)鍵詞：Verilog HDL；硬件描述語(yǔ)言；FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL；hardware description language；FPGA
標(biāo)簽： Verilog HDL 多功能 數(shù)字
上傳時(shí)間： 2013-11-10
上傳用戶：hz07104032
各種功能的計(jì)數(shù)器實(shí)例（VHDL源代碼）:
標(biāo)簽： VHDL 計(jì)數(shù)器 源代碼
上傳時(shí)間： 2013-10-19
上傳用戶：xanxuan
各種功能的計(jì)數(shù)器實(shí)例（VHDL源代碼）:ENTITY counters IS PORT ( d : IN INTEGER RANGE 0 TO 255; clk : IN BIT; clear : IN BIT; ld : IN BIT; enable : IN BIT; up_down : IN BIT; qa : OUT INTEGER RANGE 0 TO 255; qb : OUT INTEGER RANGE 0 TO 255; qc : OUT INTEGER RANGE 0 TO 255; qd : OUT INTEGER RANGE 0 TO 255; qe : OUT INTEGER RANGE 0 TO 255; qf : OUT INTEGER RANGE 0 TO 255; qg : OUT INTEGER RANGE 0 TO 255; qh : OUT INTEGER RANGE 0 TO 255; qi : OUT INTEGER RANGE 0 TO 255;
標(biāo)簽： VHDL 計(jì)數(shù)器 源代碼
上傳時(shí)間： 2013-10-09
上傳用戶：松毓336
問(wèn)：為什么已經(jīng)有了西門子官方的Modbus通信解決方案卻還要選擇免狗功能塊？ 答：因?yàn)楣俜降膬r(jià)格有點(diǎn)貴、編程有點(diǎn)繁鎖、功能過(guò)于簡(jiǎn)單！ 1、 官方ModbusRTU主站示例程序相對(duì)復(fù)雜，占用中間變量多，從站多時(shí)就顯得相當(dāng)繁瑣。 2、 官方不支持CP340卡件的ModbusRTU通信； 3、 官方不支持對(duì)主站命令報(bào)文先進(jìn)行智能分析判別后再發(fā)送； 4、 官方不支持對(duì)各從站通信故障判別并產(chǎn)生相應(yīng)故障狀態(tài)標(biāo)志位供用戶直接調(diào)用； 5、 官方不支持在CPU運(yùn)行時(shí)對(duì)暫無(wú)需進(jìn)行通信的從站地址進(jìn)行動(dòng)態(tài)屏蔽； 6、 官方不支持ModbusRTU 測(cè)試功能08號(hào)功能碼； 7、 官方?jīng)]有獨(dú)立的主站通信功能塊來(lái)簡(jiǎn)化編程工作量，依靠發(fā)送接收塊的調(diào)用來(lái)拼湊實(shí)現(xiàn)； 8、 官方只能在輪詢模式下對(duì)從站發(fā)出命令，不支持隨機(jī)模式，更不支持批量隨機(jī)模式
上傳時(shí)間： 2015-01-02
上傳用戶：zfyiaaa
PLC功能指令
上傳時(shí)間： 2013-12-28
上傳用戶：569342831
PLC高速計(jì)數(shù)器功能應(yīng)用在定位控制上的案例
標(biāo)簽： PLC 計(jì)數(shù)器 定位控制 案例
上傳時(shí)間： 2013-11-09
上傳用戶：金苑科技
用西門子plc的fb125塊實(shí)現(xiàn)診斷功能
上傳時(shí)間： 2013-10-08
上傳用戶：feifei0302
FANUC-0MC功能密碼
上傳時(shí)間： 2013-10-14
上傳用戶：caoyuanyuan1818
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
