xilinx ise 14.7 license ,親測可用！
標(biāo)簽： xilinx ise
上傳時間： 2022-06-21
上傳用戶：
XILinX-ISE+model-sim四種仿真
標(biāo)簽： xilinx model ise sim
上傳時間： 2022-07-17
上傳用戶：
XILINX ISE是一款專業(yè)的電子設(shè)計套件，使用他可以達到最佳的硬件設(shè)計，XILINX ISE 14.7是目前的最新版本，全面支持win8和win8.1系統(tǒng)，同時還包含了許可證文件，不必為注冊而發(fā)愁。
上傳時間： 2013-07-24
上傳用戶：eeworm
xilinx ise是一款專業(yè)的電子設(shè)計套件，xilinx ise 14.4版本體積6.2G，配合許可證文件就可以注冊成功。
標(biāo)簽： 光電器件
上傳時間： 2013-08-01
上傳用戶：eeworm
Xilinx ISE Design Suite是利用新技術(shù)來降低總設(shè)計成本的電子設(shè)計套件軟件，并且實現(xiàn)了比任何其它 PLD 解決方案更高的性能。
上傳時間： 2013-06-15
上傳用戶：eeworm
本書以FPGA/CPLD設(shè)計流程為主線，闡述了如何合理地利用ISE設(shè)計平臺集成的各種設(shè)計工具，高效地完成FPGA/CPLD的設(shè)計方法與技巧。全書在介紹FPGA/CPLD概念和設(shè)計流程的基礎(chǔ)上，依次論述了工程管理與設(shè)計輸入、仿真、綜合、約束、實現(xiàn)與布局布線、配置調(diào)試等主要設(shè)計步驟在ISE集成環(huán)境中的實現(xiàn)方法與技巧。 本書立足于工程實踐，結(jié)合作者多年工作經(jīng)驗，選用大量典型實例，并配有一定數(shù)量的練習(xí)題。本書配套光盤收錄了所有實例的完整工程目錄、源代碼、詳細操作步驟和使用說明，利于讀者邊學(xué)邊練，提高實際應(yīng)用能力。 本書可作為高等院校通信工程、電子工程、計算機、微電子與半導(dǎo)體學(xué)等專業(yè)的教材，也可作為硬件工程師和IC工程師的實用工具書。
標(biāo)簽： XILinX-ISE FPGA CPLD 71.7
上傳時間： 2013-06-24
上傳用戶：gut1234567
隨著電子工業(yè)應(yīng)用領(lǐng)域需求的增長，要實現(xiàn)復(fù)雜程度較高的數(shù)字電子系統(tǒng)，對數(shù)據(jù)處理能力提出越來越高的要求。定點運算已經(jīng)很難滿足高性能數(shù)字系統(tǒng)的需要，而浮點數(shù)相對于定點數(shù)，具有表述范圍寬，有效精度高等優(yōu)點，在航空航天、遙感、機器人技術(shù)以及涉及指數(shù)運算和信號處理等領(lǐng)域有著廣泛的應(yīng)用。對浮點運算的要求主要體現(xiàn)在兩個方面：一是速度，即如何快速有效的完成浮點運算；二是精度，即浮點運算能夠提供多少位的有效數(shù)字。 計算機性價比的提高以及可編程邏輯器件的出現(xiàn)，對傳統(tǒng)的數(shù)字電子系統(tǒng)設(shè)計方法進行了變革。FPGA(Field Programmable Gate Array，現(xiàn)場可編程門陣列)讓設(shè)計師通過設(shè)計芯片來實現(xiàn)電子系統(tǒng)的功能，將傳統(tǒng)的固件選用及電路板設(shè)計工作放在芯片設(shè)計中進行。FPGA可以完成極其復(fù)雜的時序與組合邏輯電路功能，適用于高速、高密度，如運算器、數(shù)字濾波器、二維卷積器等具有復(fù)雜算法的邏輯單元和信號處理單元的邏輯設(shè)計領(lǐng)域。 鑒于FPGA技術(shù)的特點和浮點運算的廣泛應(yīng)用，本文基于FPGA將浮點運算結(jié)合實際應(yīng)用設(shè)計一個觸摸式浮點計算器，主要目的是通過VHDL語言編程來實現(xiàn)浮點數(shù)的加減、乘除和開方等基本運算功能。 (1)給出系統(tǒng)的整體框架設(shè)計和各模塊的實現(xiàn)，包括芯片的選擇、各模塊之間的時序以及控制、每個運算模塊詳細的工作原理和算法設(shè)計流程； (2)通過VHDL語言編程來實現(xiàn)浮點數(shù)的加減、乘除和開方等基本運算功能； (3)在Xilinx ISE環(huán)境下，對系統(tǒng)的主要模塊進行開發(fā)設(shè)計及功能仿真，驗證了基于FPGA的浮點運算。
上傳時間： 2013-04-24
上傳用戶：咔樂塢
本文研究的主要內(nèi)容是應(yīng)用可編程器件FPGA來作PCI總線從模塊設(shè)計.文中首先分析了可編程器件在PCI總線產(chǎn)品設(shè)計中的可行性和應(yīng)用前景,接著對PCI總線協(xié)議作了一個系統(tǒng)的介紹,然后分析了PCI總線從模塊接口電路的結(jié)構(gòu),提出了子電路模塊的具體實現(xiàn)方案,最后在Xilinx ISE開發(fā)環(huán)境下采用Xilinx公司生產(chǎn)Spartan2E系列的器件XC2S300E來設(shè)計接口電路.并設(shè)計了驗證電路板,在PC機主板上對設(shè)計進行功能驗證,驗證結(jié)果表明設(shè)計正確,達到了設(shè)計要求.為今后對PCI總線接口進一步的研究奠定了基礎(chǔ).
標(biāo)簽： FPGA PCI 總線 接口設(shè)計
上傳時間： 2013-04-24
上傳用戶：gxohao
數(shù)字信號處理是信息科學(xué)中近幾十年來發(fā)展最為迅速的學(xué)科之一。常用的實現(xiàn)高速數(shù)字信號處理的器件有DSP和FPGA。FPGA具有集成度高、邏輯實現(xiàn)能力強、速度快、設(shè)計靈活性好等眾多優(yōu)點，尤其在并行信號處理能力方面比DSP更具優(yōu)勢。在信號處理領(lǐng)域，經(jīng)常需要對多路信號進行采集和實時處理，為解決這一問題，本文設(shè)計了基于FPGA的數(shù)據(jù)采集和處理系統(tǒng)。 本文首先介紹數(shù)字信號處理系統(tǒng)的組成和數(shù)字信號處理的優(yōu)點，然后通過FFT算法的比較選擇和硬件實現(xiàn)方案的比較選擇，進行總體方案的設(shè)計。在硬件方面，特別討論了信號調(diào)理模塊、模數(shù)轉(zhuǎn)換模塊、FPGA芯片配置等功能模塊的設(shè)計方案和硬件電路實現(xiàn)方法。信號處理單元的設(shè)計以Xilinx ISE為軟件平臺，采用VHDL和IP核的方法，設(shè)計了時鐘產(chǎn)生模塊、數(shù)據(jù)滑動模塊、FFT運算模塊、求模運算模塊、信號控制模塊，完成信號處理單元的設(shè)計，并采用ModelSim仿真工具進行相關(guān)的時序仿真。最后利用MATLAB對設(shè)計進行驗證，達到技術(shù)指標(biāo)要求。
標(biāo)簽： 同步數(shù)據(jù)采集 處理系統(tǒng)
上傳時間： 2013-07-07
上傳用戶：小火車?yán)怖怖?/p>
ispLEVER2.0是一套完整的EDA軟件。設(shè)計輸入可采用原理圖、硬件描述語言、混合輸入三種方式。能對所設(shè)計的數(shù)字電子系統(tǒng)進行功能仿真和時序仿真。編譯器是此軟件的核心，能進行邏輯優(yōu)化，將邏輯映射到器件中去，自動完成布局與布線并生成編程所需要的熔絲圖件。軟件支持原有Lattice公司的GAL、ispLSI、MACH、ispGDX、ORCA2、ORCA3、ORCA4和最新的ispMACH器件。Xilinx.ISE.Design.Suite（北京市電子設(shè)計競賽指定軟件）
標(biāo)簽： ispLEVER2
上傳時間： 2013-04-24
上傳用戶：weddps
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
