等精度頻率計(jì)，用Xilinx FPGA和51單片機(jī)實(shí)現(xiàn)
標(biāo)簽： 等精度頻率計(jì)
上傳時間： 2016-11-04
上傳用戶：love1314
ICETEK_VC5509_C的硬件原理圖，泰瑞公司開發(fā)的針對TI C5509A DSP的評估版。包含xilinx FPGA 及語音解碼芯片TLV320AIC23等的連接，可借鑒性強(qiáng)
標(biāo)簽： ICETEK_VC 5509 硬件原理圖
上傳時間： 2016-11-14
上傳用戶：極客
OSD(on screen display)功能，基于Xilinx FPGA，在DM642上實(shí)現(xiàn)的
標(biāo)簽： display screen OSD on
上傳時間： 2017-01-27
上傳用戶：a673761058
本人根據(jù)opencores.org上的cordic算法改寫的可配置位寬的cordic算法，并且在原始的級聯(lián)型的基礎(chǔ)上編寫的循環(huán)(iterative)型的cordic,可通過generic配置。帶一個不可綜合和可綜合的testbench(for altera)。稍微改動可應(yīng)用于xilinx fpga
標(biāo)簽： cordic opencores org 算法
上傳時間： 2017-04-10
上傳用戶：ljt101007
將魔王的語言抽象為人類的語言：魔王語言由以下兩種規(guī)則由人的語言逐步抽象上去的：α-〉β1β2β3…βm ；θδ1δ2…-〉θδnθδn-1…θδ1 設(shè)大寫字母表示魔王的語言，小寫字母表示人的語言B-〉tAdA，A-〉sae，eg：B(ehnxgz)B解釋為tsaedsaeezegexenehetsaedsae對應(yīng)的話是：“天上一只鵝地上一只鵝鵝追鵝趕鵝下鵝蛋鵝恨鵝天上一只鵝地上一只鵝”。(t-天d-地s-上a-一只e-鵝z-追g-趕x-下n-蛋h-恨)
上傳時間： 2013-12-19
上傳用戶：aix008
本代碼為編碼開關(guān)代碼，編碼開關(guān)也就是數(shù)字音響中的 360度旋轉(zhuǎn)的數(shù)字音量以及顯示器上用的（單鍵飛梭開 關(guān)）等類似鼠標(biāo)滾輪的手動計(jì)數(shù)輸入設(shè)備。 我使用的編碼開關(guān)為5個引腳的，其中2個引腳為按下 轉(zhuǎn)輪開關(guān)（也就相當(dāng)于鼠標(biāo)中鍵）。另外3個引腳用來 檢測旋轉(zhuǎn)方向以及旋轉(zhuǎn)步數(shù)的檢測端。引腳分別為a,b,c b接地a，c分別接到P2.0和P2.1口并分別接兩個10K上拉 電阻，并且a，c需要分別對地接一個104的電容，否則 因?yàn)榫幋a開關(guān)的觸點(diǎn)抖動會引起輕微誤動作。本程序不 使用定時器，不占用中斷，不使用延時代碼，并對每個 細(xì)分步數(shù)進(jìn)行判斷，避免一切誤動作，性能超級穩(wěn)定。 我使用的編碼器是APLS的EC11B可以參照附件的時序圖 編碼器控制流水燈最能說明問題，下面是以一段流水 燈來演示。
標(biāo)簽： 代碼 編碼開關(guān)
上傳時間： 2017-07-03
上傳用戶：gaojiao1999
【問題描述】 在一個N*N的點(diǎn)陣中，如N=4,你現(xiàn)在站在（1，1），出口在（4，4）。你可以通過上、下、左、右四種移動方法，在迷宮內(nèi)行走，但是同一個位置不可以訪問兩次，亦不可以越界。表格最上面的一行加黑數(shù)字A[1..4]分別表示迷宮第I列中需要訪問并僅可以訪問的格子數(shù)。右邊一行加下劃線數(shù)字B[1..4]則表示迷宮第I行需要訪問并僅可以訪問的格子數(shù)。如圖中帶括號紅色數(shù)字就是一條符合條件的路線。 給定N，A[1..N] B[1..N]。輸出一條符合條件的路線，若無解，輸出NO ANSWER。（使用U，D，L，R分別表示上、下、左、右。） 2 2 1 2 （4，4） 1 （2，3） （3，3） （4，3） 3 （1，2） （2，2） 2 （1，1） 1 【輸入格式】 第一行是數(shù)m (n < 6 )。第二行有n個數(shù)，表示a[1]..a[n]。第三行有n個數(shù)，表示b[1]..b[n]。 【輸出格式】 僅有一行。若有解則輸出一條可行路線，否則輸出“NO ANSWER”。
標(biāo)簽： 點(diǎn)陣
上傳時間： 2014-06-21
上傳用戶：llandlu
In this work an implementation of a geometric nonlinear controller for chaos synchronization in a Field Programmable Gate Array (FPGA) is presented. The Lorenz chaotic system is used to show the implementation of chaos synchronization via nonlinear controller implemented in a Xilinx FPGA Virtex-II 2v2000ft896-4. The main idea is to design a nonlinear geometric controller which synchronizes a slave Lorenz system to a master system and then implement them into the FPGA.
標(biāo)簽： synchronization implementation controller geometric
上傳時間： 2013-12-17
上傳用戶：3到15
對vga接口做了詳細(xì)的介紹，并且有一 ·三段式Verilog的IDE程序，但只有DMA ·電子密碼鎖，基于fpga實(shí)現(xiàn)，密碼正 ·IIR、FIR、FFT各模塊程序設(shè)計(jì)例程， ·基于邏輯工具的以太網(wǎng)開發(fā)，基于邏 ·自己寫的一個測溫元件（ds18b20）的 ·光纖通信中的SDH數(shù)據(jù)幀解析及提取的 ·VHDL Programming by Example（McGr ·這是CAN總線控制器的IP核，源碼是由 ·FPGA設(shè)計(jì)的SDRAM控制器，有仿真代碼 ·xilinx fpga 下的IDE控制器原代碼, ·用verilog寫的，基于查表法實(shí)現(xiàn)的LO ·精通verilog HDL語言編
上傳時間： 2014-12-04
上傳用戶：colinal
獲取計(jì)算機(jī)IP地址等網(wǎng)絡(luò)參數(shù) UDP聊天程序 TCP聊天程序 瀏覽器的實(shí)現(xiàn)
標(biāo)簽： 獲取計(jì)算機(jī)的名稱和IP地址 基本C/S模式的通信實(shí)驗(yàn)
上傳時間： 2015-04-12
上傳用戶：scnbyh
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<center id="22gca"></center>
<li id="22gca"></li>