verilog 編程 有測試文檔 基于查表結(jié)構(gòu)實(shí)現(xiàn) 離散余弦變換dct 來源：opencores
verilog 編程 有測試文檔 基于查表結(jié)構(gòu)實(shí)現(xiàn) 離散余弦變換dct 來源：opencores...
opencores技術(shù)資料
?? 資源總數(shù)：20
?? 源代碼：1619
?? 電路圖：2
探索OpenCores，一個(gè)致力于開源硬件IP核的社區(qū)，提供20個(gè)精選資源供您下載。這里匯聚了從處理器到外設(shè)接口等各類核心組件，支持FPGA及ASIC設(shè)計(jì)。無論是初學(xué)者還是資深工程師，都能在這里找到加速項(xiàng)目開發(fā)、降低研發(fā)成本的理想解決方案。加入我們，開啟您的創(chuàng)新之旅，讓硬件設(shè)計(jì)變得更加靈活高效。
?? opencores熱門資料
查看全部20個(gè)資源 ?這是從opencores下的fifo代碼,包括了異步和同步的,還有寫的testbench,希望對大家有用.
這是從opencores下的fifo代碼,包括了異步和同步的,還有寫的testbench,希望對大家有用....
opencores的以太網(wǎng)(百兆)在linux下面的驅(qū)動(dòng)程序。
opencores的以太網(wǎng)(百兆)在linux下面的驅(qū)動(dòng)程序。...
verilog code .descrip the risc cpu.download from opencores.org
verilog code .descrip the risc cpu.download from opencores.org...
來自于OpenCores組織的開放IP核
來自于OpenCores組織的開放IP核，非常專業(yè)，大牛編寫。...
?? opencores源代碼
查看更多 ??? opencores資料分類