亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

Xilinx-FPGA-Matlab-Simulate

  • 基于FPGA的智能小車系統.rar

    基于FPGA的智能小車系統就是本地計算機通過接入Internet小車實現對遠端工作現場、危險工作地段等特殊環境進行監視和控制的系統。智能小車是智能行走機器人的一種,這種智能小車可以適應不同環境,不受溫度、濕度、空間、磁場輻射、重力等條件的影響,可以在人類無法進入或生存的環境中完成人類無法完成的探測任務。適用于國防及民用多個領域。整個系統以遙控小車裝置為基礎,通過配置在上面的攝像頭實現圖像的采集及對行車道的檢測,通過配置的紅外測溫儀探測環境和目標的溫度,具有一定的智能性。其明顯的優點是可以通過網絡遠程控制小車運行及采集現場的溫度、圖像等相關信息,完成人類在特定條件下無法完成的工作。對人類的科學研究、探索未知領域、遠程監控等有著重要的意義。 論文在深入研究SOPC和嵌入式操作系統的基礎上,提出了基于FPGA的智能小車遠程監控方案。采用FPGA來實現,可以充分利用現有的IP核,功能擴展容易,設計開發成本低,上市時間快,修改方便,甚至可以遠程重構系統。與單片機相比,集成度高,可靠性好,調試和維護方便。 論文主要內容包括以下幾個部分:在對智能小車功能分析的基礎上,設計了硬件系統,并在FPGA上構建了基于Nios Ⅱ的嵌入式系統,配置了SPI、串行口和以太網接口模塊和驅動程序,以及各種存儲器。移植了μClinux操作系統,配置嵌入式Web服務器,編寫CGI程序,設計了動態網頁;并對行車道檢測系統進行了研究,在DSP Builder中構建了該模塊,并在Matlab中進行了仿真。在研究數碼相機模塊和紅外測溫模塊的基礎上,編寫了圖像采集和溫度測量程序以及小車運動控制程序,并對系統進行了調試,初步達到通過Internet實現遠程監控的目的。

    標簽: FPGA 智能小車

    上傳時間: 2013-05-24

    上傳用戶:1047385479

  • 軟件無線電中數字下變頻技術研究及FPGA實現.rar

    軟件無線電(SDR,Software Defined Radio)由于具備傳統無線電技術無可比擬的優越性,已成為業界公認的現代無線電通信技術的發展方向。理想的軟件無線電系統強調體系結構的開放性和可編程性,減少靈活性著的硬件電路,把數字化處理(ADC和DAC)盡可能靠近天線,通過軟件的更新改變硬件的配置、結構和功能。目前,直接對射頻(RF)進行采樣的技術尚未實現普及的產品化,而用數字變頻器在中頻進行數字化是普遍采用的方法,其主要思想是,數字混頻器用離散化的單頻本振信號與輸入采樣信號在乘法器中相乘,再經插值或抽取濾波,其結果是,輸入信號頻譜搬移到所需頻帶,數據速率也相應改變,以供后續模塊做進一步處理。數字變頻器在發射設備和接收設備中分別稱為數字上變頻器(DUC,Digital Upper Converter)和數字下變頻器(DDC,Digital Down Converter),它們是軟件無線電通信設備的關鍵部什。大規模可編程邏輯器件的應用為現代通信系統的設計帶來極大的靈活性。基于FPGA的數字變頻器設計是深受廣大設計人員歡迎的設計手段。本文的重點研究是數字下變頻器(DDC),然而將它與數字上變頻器(DUC)完全割裂后進行研究顯然是不妥的,因此,本文對數字上變頻器也作適當介紹。 第一章簡要闡述了軟件無線電及數字下變頻的基本概念,介紹了研究背景及所完成的主要研究工作。 第二章介紹了數控振蕩器(NCO),介紹了兩種實現方法,即基于查找表和基于CORDIC算法的實現。對CORDIc算法作了重點介紹,給出了傳統算法和改進算法,并對基于傳統CORDIC算法的NCO的FPGA實現進行了EDA仿真。 第三章介紹了變速率采樣技術,重點介紹了軟件無線電中廣泛采用的級聯積分梳狀濾波器 (cascaded integratot comb, CIC)和ISOP(Interpolated Second Order Polynomial)補償法,對前者進行了基于Matlab的理論仿真和FPGA實現的EDA仿真,后者只進行了基于Matlab的理論仿真。 第四章介紹了分布式算法和軟件無線電中廣泛采用的半帶(half-band,HB)濾波器,對基于分布式算法的半帶濾波器的FPGA實現進行了EDA仿真,最后簡要介紹了FIR的多相結構。 第五章對數字下變頻器系統進行了噪聲綜合分析,給出了一個噪聲模型。 第六章介紹了數字下變頻器在短波電臺中頻數字化應用中的一個實例,給出了測試結果,重點介紹了下變頻器的:FPGA實現,其對應的VHDL程序收錄在本文最后的附錄中,希望對從事該領域設計的技術人員具有一定參考價值。

    標簽: FPGA 軟件無線電 數字下變頻

    上傳時間: 2013-06-30

    上傳用戶:huannan88

  • 基于FPGA的HDB3編譯碼設計.rar

    一般由信源發出的數字基帶信號含有豐富的低頻分量,甚至直流分量,這些信號往往不宜直接用于傳輸,易產生碼間干擾進而直接影響傳輸的可靠性,因而要對其進行編碼以便傳輸。傳統的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式,而該方式的地面解碼電路復雜。FPGA(現場可編程門陣列)作為一種新興的可編程邏輯器件,具有較高的集成度,能將編解碼電路集成在一片芯片上,而HDB3碼(三階高密度雙極性碼)具有解碼規則簡單,無直流,低頻成份少,可打破長連0和提取同步方便等優點。基于上述情況,本文提出了基于FPGA的}tDB3編譯碼設計方案。 該研究的總體設計方案包括用MATLAB進行HDB3編譯碼算法的驗證,基于FPGA的HDB3碼編譯碼設計與仿真,結果分析與比較三大部分。為了保證該設計的可靠性,首先是進行編譯碼的算法驗證;其次通過在FPGA的集成設計環境QuartusⅡ軟件中完成HDB3碼的編譯、綜合、仿真等步驟,通過下載電纜下載到特定的FPGA芯片上,用邏輯分析儀進行時序仿真;最后將算法驗證結果與仿真結果作一對比,分析該研究的可行性與可靠性。 研究表明,基于FPGA的HDB3編譯碼設計具有體積小,譯碼簡單,編程靈活,集成度高,可靠等優點。

    標簽: FPGA HDB3 編譯碼

    上傳時間: 2013-05-26

    上傳用戶:teddysha

  • 基于FPGA的海事衛星突發信號位同步檢測研究及實現.rar

    碼元定時恢復(位同步)技術是數字通信中的關鍵技術。位同步信號本身的抖動、錯位會直接降低通信設備的抗干擾性能,使誤碼率上升,甚至會使傳輸遭到完全破壞。尤其對于突發傳輸系統,快速、精確的定時同步算法是近年來研究的一個焦點。本文就是以Inmarsat GES/AES數據接收系統為背景,研究了突發通信傳輸模式下的全數字接收機中位同步方法,并予以實現。 本文系統地論述了位同步原理,在此基礎上著重研究了位同步的系統結構、碼元定時恢復算法以及衡量系統性能的各項指標,為后續工作奠定了基礎。 首先根據衛星系統突發信道傳輸的特點分析了傳統位同步方法在突發系統中的不足,接下來對Inmarsat系統的短突發R信道和長突發T信道的調制方式和幀結構做了細致的分析,并在Agilent ADS中進行了仿真。 在此基礎上提出了一種充分利用報頭前導比特信息的,由滑動平均、閾值判斷和累加求極值組成的快速報頭時鐘捕獲方法,此方法可快速精準地完成短突發形式下的位同步,并在FPGA上予以實現,效果良好。 在長突發形式下的報頭時鐘捕獲后還需要對后續數據進行位同步跟蹤,在跟蹤過程中本論文首先用DSP Builder實現了插值環路的位同步算法,進行了Matlab仿真和FPGA實現。并在插值環路的基礎上做出改進,提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實現。最后將移位算法與插值算法進行了性能比較,證明該算法更適合于本項目中Inmarsat的長突發信道位同步跟蹤。 論文對兩個突發信道的位同步系統進行了理論研究、算法設計以及硬件實現的全過程,滿足系統要求。

    標簽: FPGA 海事衛星 信號

    上傳時間: 2013-04-24

    上傳用戶:yare

  • 基于FPGA的8051單片機IP核設計及應用.rar

    單片微型計算機(單片機)是將微處理器CPU、程序存儲器、數據存儲器、定時/計數器、輸入/輸出并行接口等集成在一起。由于單片機具有專門為嵌入式系統設計的體系結構與指令系統,所以它最能滿足嵌入式系統的應用要求。Intel公司生產的MCS-51系列單片機是我國目前應用最廣的單片機之一。 隨著可編程邏輯器件設計技術的發展,每個邏輯器件中門電路的數量越來越多,一個邏輯器件就可以完成本來要由很多分立邏輯器件和存儲芯片完成的功能。這樣做減少了系統的功耗和成本,提高了性能和可靠性。FPGA就是目前最受歡迎的可編程邏輯器件之一。IP核是將一些在數字電路中常用但比較復雜的功能塊,設計成可修改參數的模塊,讓其他用戶可以直接調用這些模塊,這樣就大大減輕了工程師的負擔,避免重復勞動。隨著FPGA的規模越來越大,設計越來越復雜,使用IP核是一個發展趨勢。 本課題結合FPGA與8051單片機的優點,主要針對以下三個方面研究: (1)FPGA開發平臺的硬件實現選用Xilinx公司的XC3S500E-PQ208-4-C作為核心器件,采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作為片內程序存儲器,搭建FPGA的硬件開發平臺。 (2)用VHDL語言實現8051IP核分析研究8051系列單片機內部各模塊結構以及各部分的連接關系,實現了基于FPGA的8051IP核。主要包括如下幾個模塊:CPU模塊、片內數據存儲器模塊、定時/計數器模塊、并行端口模塊、串行端口模塊、中斷處理模塊、同步復位模塊等。 (3)基于FPGA的8051IP核應用用所設計的8051IP核,實現了對一個4×4鍵盤的監測掃描、鍵盤確認、按鍵識別等應用。

    標簽: FPGA 8051 單片機

    上傳時間: 2013-06-21

    上傳用戶:stampede

  • 基于FPGA的調制解調器的研究和設計.rar

    當今電子系統的設計是以大規模FPGA為物理載體的系統芯片的設計,基于FPGA的片上系統可稱為可編程片上系統(SOPC)。SOPC的設計是以知識產權核(IPCore)為基礎,以硬件描述語言為主要設計手段,借助以計算機為平臺的EDA工具進行的。 本文在介紹了FPGA與SOPC相關技術的基礎上,給出了SOPC技術開發調制解調器的方案。在分析設計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發軟件進行SOPC(System On a Programmable Chip)設計流程后,依據調制解調算法提出了一種基于DSP Builder調制解調器的SOPC實現方案,模塊化的設計方法大大縮短了調制解調器的開發周期。 在SOPC技術開發調制解調器的過程中,用MATLAB/Simulink的圖形方式調用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統建模,在Simulink中仿真通過后,利用DSP Builder將Simulink的模型文件(.mdl)轉化成通用的硬件描述語言VHDL文件,從而避免了VHDL語言手動編寫系統的煩瑣過程,將精力集中于算法的優化上。 基于DSP Builder的開發功能,調制解調器電路中的低通濾波器可直接調用FIRIP Core,進一步提高了開發效率。 在進行編譯、仿真調試成功后,經過QuartusⅡ將編譯生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6,完成器件編程,從而給出了一種調制解調器的SOPC系統實現方案。

    標簽: FPGA 調制解調器

    上傳時間: 2013-06-24

    上傳用戶:liuchee

  • H.264幀內預測算法優化及幾個重要模塊的FPGA實現.rar

    H.264作為新一代視頻編碼標準,相比上一代視頻編碼標準MPEG2,在相同畫質下,平均節約64﹪的碼流。該標準僅設定了碼流的語法結構和解碼器結構,實現靈活性極大,其規定了三個檔次,每個檔次支持一組特定的編碼功能,并支持一類特定的應用,因此。H.264的編碼器的設計可以根據需求的不同而不同。 H.264雖然具有優異的壓縮性能,但是其復雜度卻比一般編碼器高的多。本文對H.264進行了編碼復雜度分析,并統計了整個軟件編碼中計算量的分布。H.264中采用了率失真優化算法,提高了幀內預測編碼的效率。在該算法下進行幀內預測時,為了得到一個宏塊的預測模式,需要進行592次率失真代價計算。因此為了降低幀內預測模式選擇的計算復雜度,本文改進了幀內預測模式選擇算法。實踐證明,在PSNR值的損失可以忽略不計的情況下,該算法相比原算法,幀內編碼時間平均節約60﹪以上,對編碼的實時性有較大幫助。 為了實現實時編碼,考慮到FPGA的高效運算速度和使用靈活性,本文還研究了H.264編碼器基本檔次的FPGA實現。首先研究了H.264編碼器硬件實現架構,并對影響編碼速度,且具有硬件實現優越性的幾個重要部分進行了算法研究和FPGA.實現。本文主要研究了H.264編碼器中整數DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數DCT變換等部分。分別對這些模塊進行了綜合和時序仿真,并將驗證后通過的系統模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中,進行了在線測試,驗證了該系統對輸入的殘差數據實時壓縮編碼的功能。 本文對H.264編碼器幀內預測模式選擇算法的改進,算法實現簡單,對軟件編碼的實時性有很大幫助。本文對在單片FPGA上實現H.264編碼器做出了探索性嘗試,這對H.264編碼器芯片的設計有著積極的借鑒性。

    標簽: FPGA 264 幀內預測

    上傳時間: 2013-06-13

    上傳用戶:夜月十二橋

  • 基于FPGA的JPEG壓縮編碼的研究與實現.rar

    隨著移動終端、多媒體、通信、圖像掃描技術的發展,圖像應用日益廣泛,壓縮編碼技術對圖像處理中大量數據的存儲和傳輸至關重要。同時, FPGA單片規模的不斷擴大,在FPGA芯片內實現復雜的數字信號處理系統也成為現實,因此采用FPGA實現圖像壓縮已成為一種必然趨勢。JPEG靜態圖像壓縮標準應用非常廣泛,是圖像壓縮中主要的標準之一。研究JPEG圖像壓縮在FPGA上的實現,具有廣闊的應用背景。 論文從實際工程應用出發,通過設計圖像壓縮的IP核,完成JPEG壓縮算法在FPGA上的實現。首先闡述JPEG基本模式的壓縮編碼的標準,然后在設計規劃過程中,采用SOC的設計思想,給出整個系統的內部結構、層次劃分,對各個模塊的HDL實現進行詳細的描述,最后完成整體驗證。方案采用了IP核復用的設計技術,基于Xilinx公司本身的IP核,進行了再次開發。在研究JPEG標準的核心算法DCT的基礎上,加以改進,設計了適合器件結構的基于DA算法的DCT變換的IP核。通過結構和算法的優化,提高了速度,減少占用過多的片內資源。 設計基于Xilinx的Virtex- II系列的FPGA的硬件平臺,在ISE7.1中編譯綜合,最后通過Modelsim仿真驗證。分辨率為352×288大小的源圖像,在不同的壓縮等級設置下,均測試通過。仿真驗證的結果表明:基于FPGA的JPEG壓縮編碼占用較少的硬件資源,可在較高的工作頻率下運行,設計在速度和資源利用率方面達到了較優的狀態,能夠滿足一般圖像壓縮的要求。 整個設計可以作為單獨的JPEG編碼芯片也可以作為IP核添加到其他系統中去,具有一定的使用價值。

    標簽: FPGA JPEG 壓縮編碼

    上傳時間: 2013-04-24

    上傳用戶:nairui21

  • JPEG2000中小波變換的FPGA實現.rar

    JPEG 2000是為適應不斷發展的圖像壓縮應用而出現的新的靜止圖像壓縮標準,小波變換是JEPG 2000核心算法之一。小波變換是一種可達到時(空)域或頻率域局部化的時頻域或空頻域分析方法,其多尺度分解特性符合人類的視覺機制,更加適用于圖像信息的處理。提升小波變換是一類不采用傅立葉變換做為主要分析工具的小波變換新方法,提升小波變換的提出大大簡化了小波變換的計算,使其在實時信號處理領域得到廣泛的應用。通過提升的方法很容易構造一般的整數小波變換,由于圖像一般用位數較低的整數表示,整數小波變換可以將為整數序列的圖像矩陣映射成整數小波系數矩陣,這就大大簡化了小波變換的硬件電路設計。在當今數字化和信息化時代背景下,研究具有高速硬件處理功能的可變程邏輯器件在圖像壓縮算法領域的應用已經成為當今研究的熱點。 本文旨在探討和研制基于FPGA的小波變換模塊的可能性和方法。本文采用Xilinx公司的Spartan-Ⅲ系列芯片,根據JPEG 2000推薦無損提升小波算法和有損提升小波算法,設計圖像壓縮系統的小波變換模塊。主要工作如下: 第一部分介紹了傳統小波分析理論和提升小波分析理論。包括連續小波時頻局域性的特征,離散小波變換系數的意義,多分辨分析引出的構造小波基的系統方法和計算離散小波的快速算法等。重點放在介紹正交小波和雙正交小波的構造方法,并介紹了數字圖像在小波域的特點。討論了提升小波變換的基本思想,討論了用提升方法構造小波基以及傳統小波變換的提升實現,討論了整數小波變換。 第二部分介紹了FPGA結構及其設計流程。介紹了FPGA/CPLD器件的特征、發展趨勢及FPGA/CPLD基本結構,然后重點介紹了本文用到的Xilinx公司Spartan-Ⅲ系列芯片的結構特點,以及Xilinx的FPGA開發軟件ISE,最后介紹了硬件描述語言VHDL語言的特點。 最后一部分是本論文研究的主要內容,即JPEG 2000中最核心的算法-提升格式小波變換的一維變換模塊設計和二維變換模塊設計。一維提升小波變換模塊采用兩種不同的電路結構進行設計-低速低功耗的串行流水線結構和高速高功耗的并行陣列結構。同樣,二維小波變換模塊也采用了兩種不同的電路結構進行設計-低速低功耗的折疊結構和高速高功耗的串行結構。 文章對提升小波變換的FPGA實現中的大量細節問題進行了討論,給出了每種結構提升小波變換模塊的電路原理圖,并對原理圖進行了仿真測試,仿真測試結果不僅表明了模塊功能的正確性,而且表明不同小波模塊可以滿足相應領域的實際要求。

    標簽: JPEG 2000 FPGA

    上傳時間: 2013-06-08

    上傳用戶:dwzjt

  • 基于FPGA的三相逆變器并聯技術研究.rar

    交流電源供電方式正在由集中式向分布式、全功能式發展,而實現分布式電源的核心就是模塊的并聯技術。多臺逆變器并聯可以實現大容量供電和冗余供電,可大大提高系統的靈活性,使電源系統的體積重量大為降低,同時其主開關器件的電流應力也可大大減少,從根本上提高了可靠性、降低成本和提高功率密度。本文主要研究逆變器并聯技術。 本文首先對電壓、電流雙閉環逆變器控制系統進行了研究。通過對傳遞函數的分析,得到了基于等效輸出阻抗的雙閉環控制的逆變器并聯系統模型。在分析逆變器模型的基礎上設計了各控制器參數,并通過MATLAB仿真進行了驗證。根據上述模型,分析了逆變器并聯的環流特性,以及基于有功和無功功率的并聯控制方案。 隨著電子技術的不斷發展,FPGA技術正在越來越多地用于工程實踐中。本文在研究SPWM控制技術的基礎上,應用FPGA芯片EP1C12Q240C8實現了SPWM數字控制器,用于多模塊逆變器并聯控制系統。文中給出了仿真結果和芯片的測試結果。 基于FPGA的三相逆變器并聯數字控制器的研究具有現實意義,設計具有創新性。仿真和芯片的初步測試結果表明:本文設計的基于FPGA的逆變器并聯數字控制器能夠滿足逆變器并聯系統的要求。

    標簽: FPGA 三相逆變器 并聯

    上傳時間: 2013-08-05

    上傳用戶:huangzr5

主站蜘蛛池模板: 高雄县| 嵊泗县| 莫力| 淄博市| 鹤岗市| 宁陵县| 翁牛特旗| 边坝县| 德惠市| 长子县| 河东区| 连江县| 江口县| 昌平区| 仲巴县| 安康市| 黎平县| 磐安县| 阿拉善左旗| 丰原市| 霸州市| 黔西县| 祁东县| 沙河市| 天峻县| 岑溪市| 尉犁县| 浙江省| 曲沃县| 永川市| 个旧市| 金华市| 叶城县| 增城市| 鄂托克前旗| 沂水县| 马公市| 济阳县| 南充市| 渑池县| 泽州县|