裸体一区二区三区,日本一区二区不卡,神马电影网我不卡

Xilinx-ISE

基于Xilinx FPGA的雙輸出DC/DC轉換器解決方案

Xilinx FPGAs require at least two power supplies: VCCINTfor core circuitry and VCCO for I/O interface. For the latestXilinx FPGAs, including Virtex-II Pro, Virtex-II and Spartan-3, a third auxiliary supply, VCCAUX may be needed. Inmost cases, VCCAUX can share a power supply with VCCO.The core voltages, VCCINT, for most Xilinx FPGAs, rangefrom 1.2V to 2.5V. Some mature products have 3V, 3.3Vor 5V core voltages. Table 1 shows the core voltagerequirement for most of the FPGA device families. TypicalI/O voltages (VCCO) vary from 1.2V to 3.3V. The auxiliaryvoltage VCCAUX is 2.5V for Virtex-II Pro and Spartan-3, andis 3.3V for Virtex-II.

標簽： Xilinx FPGA DC 輸出

上傳時間： 2013-10-22

上傳用戶：aeiouetla
WP312-Xilinx新一代28nm FPGA技術簡介

Xilinx Next Generation 28 nm FPGA Technology Overview Xilinx has chosen 28 nm high-κ metal gate (HKMG) highperformance,low-power process technology and combined it with a new unified ASMBL™ architecture to create a new generation of FPGAs that offer lower power and higher performance. These devices enable unprecedented levels of integration and bandwidth and provide system architects and designers a fully programmable alternative to ASSPs and ASICs.

標簽： Xilinx FPGA 312 WP

上傳時間： 2013-12-07

上傳用戶：bruce
xilinx Zynq-7000 EPP產品簡介

The Xilinx Zynq-7000 Extensible Processing Platform (EPP) redefines the possibilities for embedded systems, giving system and software architects and developers a flexible platform to launch their new solutions and traditional ASIC and ASSP users an alternative that aligns with today’s programmable imperative. The new class of product elegantly combines an industrystandard ARMprocessor-based system with Xilinx 28nm programmable logic—in a single device. The processor boots first, prior to configuration of the programmable logic. This, along with a streamlined workflow, saves time and effort and lets software developers and hardware designers start development simultaneously.

標簽： xilinx Zynq 7000 EPP

上傳時間： 2013-10-09

上傳用戶：evil
XAPP058 -利用嵌入式微控制器實現Xilinx系統編程

Xilinx 高性能 CPLD、FPGA 和配置 PROM 系列具備在系統可編程性、可靠的引腳鎖定以及JTAG 邊界掃描測試功能。此強大的功能組合允許設計人員在進行重大更改時，仍能保留原始的器件引腳，從而避免重組 PC 板。通過利用嵌入式控制器從板載 RAM 或 EPROM 對這些CPLD 和 FPGA 編程，設計人員可輕松升級、修改和測試設計，即使在現場也是如此。

標簽： Xilinx XAPP 058 嵌入式

上傳時間： 2013-11-03

上傳用戶：dongbaobao
Xilinx FPGA全局時鐘資源的使用方法

目前，大型設計一般推薦使用同步時序電路。同步時序電路基于時鐘觸發沿設計，對時鐘的周期、占空比、延時和抖動提出了更高的要求。為了滿足同步時序設計的要求，一般在FPGA設計中采用全局時鐘資源驅動設計的主時鐘，以達到最低的時鐘抖動和延遲。 FPGA全局時鐘資源一般使用全銅層工藝實現，并設計了專用時鐘緩沖與驅動結構，從而使全局時鐘到達芯片內部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時延和抖動都為最小。為了適應復雜設計的需要，Xilinx的FPGA中集成的專用時鐘資源與數字延遲鎖相環(DLL)的數目不斷增加，最新的 Virtex II器件最多可以提供16個全局時鐘輸入端口和8個數字時鐘管理模塊(DCM)。與全局時鐘資源相關的原語常用的與全局時鐘資源相關的Xilinx器件原語包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如圖1所示。

標簽： Xilinx FPGA 全局時鐘資源

上傳時間： 2013-11-20

上傳用戶：563686540
ZBT SRAM控制器參考設計,xilinx提供VHDL代碼

ZBT SRAM控制器參考設計,xilinx提供VHDL代碼 Description: Contains the following files readme.txt appnote_zbtp.vhd appnote_zbtf.vhd appnote_zbt.ucf Platform: All Installation/Use: Use 'unzip' on the .zip file and 'gunzip' followed by 'tar -xvf' on the .tar.gz file.

標簽： xilinx SRAM VHDL ZBT

上傳時間： 2013-10-25

上傳用戶：peterli123456
USB接口控制器參考設計,xilinx提供VHDL代碼 us

USB接口控制器參考設計,xilinx提供VHDL代碼 usb xilinx vhdl ; This program is free software; you can redistribute it and/or modify ; it under the terms of the GNU General Public License as published by ; the Free Software Foundation; either version 2 of the License, or ; (at your option) any later version. ; ; This program is distributed in the hope that it will be useful, ; but WITHOUT ANY WARRANTY; without even the implied warranty of ; MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the ; GNU General Public License for more details. ; ; You should have received a copy of the GNU General Public License ; along with this program; if not, write to the Free Software ; Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.

標簽： xilinx VHDL USB us

上傳時間： 2013-10-29

上傳用戶：zhouchang199
UART 4 UART參考設計，Xilinx提供VHDL代碼

UART 4 UART參考設計，Xilinx提供VHDL代碼 uart_vhdl This zip file contains the following folders: \vhdl_source -- Source VHDL files: uart.vhd - top level file txmit.vhd - transmit portion of uart rcvr.vhd - - receive portion of uart \vhdl_testfixture -- VHDL Testbench files. This files only include the testbench behavior, they do not instantiate the DUT. This can easily be done in a top-level VHDL file or a schematic. This folder contains the following files: txmit_tb.vhd -- Test bench for txmit.vhd. rcvr_tf.vhd -- Test bench for rcvr.vhd.

標簽： UART Xilinx VHDL 參考設計

上傳時間： 2013-11-02

上傳用戶：18862121743
用Xilinx CPLD作為電機控制器

用Xilinx CPLD作為電機控制器

標簽： Xilinx CPLD 電機控制器

上傳時間： 2013-10-16

上傳用戶：macarco
賽靈思（xilinx）工業自動化解決方案概述(英文版)

　　xilinx設計可以快速適應各種發展標準和處理要求，從而可以改進分析能力來滿足市場需求，同時可以在最初部署后的很長一段時間內添加各種特性和功能。　　Xilinx All Programmable FPGA 和基于 SoC 的解決方案和平臺可充分滿足當今磁場定向控制（FOC）等復雜控制算法所提出的苛刻的時序和性能要求。　　Xilinx 工業成像解決方案實現了快速原型開發，簡化了開發工作，極大地縮短了高分辨率視頻會議、視頻監控和機器視覺系統的面市時間。

標簽： xilinx 賽靈思工業自動化方案

上傳時間： 2013-11-17

上傳用戶：jhs541019