目前，大型設計一般推薦使用同步時序電路。同步時序電路基于時鐘觸發沿設計，對時鐘的周期、占空比、延時和抖動提出了更高的要求。為了滿足同步時序設計的要求，一般在FPGA設計中采用全局時鐘資源驅動設計的主時鐘，以達到最低的時鐘抖動和延遲。 FPGA全局時鐘資源一般使用全銅層工藝實現，并設計了專用時鐘緩沖與驅動結構，從而使全局時鐘到達芯片內部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時延和抖動都為最小。為了適應復雜設計的需要，Xilinx的FPGA中集成的專用時鐘資源與數字延遲鎖相環(DLL)的數目不斷增加，最新的 Virtex II器件最多可以提供16個全局時鐘輸入端口和8個數字時鐘管理模塊(DCM)。與全局時鐘資源相關的原語常用的與全局時鐘資源相關的Xilinx器件原語包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如圖1所示。
上傳時間： 2014-01-01
上傳用戶：maqianfeng
ZBT SRAM控制器參考設計,xilinx提供VHDL代碼 Description: Contains the following files readme.txt appnote_zbtp.vhd appnote_zbtf.vhd appnote_zbt.ucf Platform: All Installation/Use: Use 'unzip' on the .zip file and 'gunzip' followed by 'tar -xvf' on the .tar.gz file.
上傳時間： 2013-11-24
上傳用戶：31633073
USB接口控制器參考設計,xilinx提供VHDL代碼 usb xilinx vhdl ; This program is free software; you can redistribute it and/or modify ; it under the terms of the GNU General Public License as published by ; the Free Software Foundation; either version 2 of the License, or ; (at your option) any later version. ; ; This program is distributed in the hope that it will be useful, ; but WITHOUT ANY WARRANTY; without even the implied warranty of ; MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the ; GNU General Public License for more details. ; ; You should have received a copy of the GNU General Public License ; along with this program; if not, write to the Free Software ; Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
上傳時間： 2013-10-12
上傳用戶：windgate
UART 4 UART參考設計，Xilinx提供VHDL代碼 uart_vhdl This zip file contains the following folders: \vhdl_source -- Source VHDL files: uart.vhd - top level file txmit.vhd - transmit portion of uart rcvr.vhd - - receive portion of uart \vhdl_testfixture -- VHDL Testbench files. This files only include the testbench behavior, they do not instantiate the DUT. This can easily be done in a top-level VHDL file or a schematic. This folder contains the following files: txmit_tb.vhd -- Test bench for txmit.vhd. rcvr_tf.vhd -- Test bench for rcvr.vhd.
上傳時間： 2013-11-07
上傳用戶：jasson5678
用Xilinx CPLD作為電機控制器
上傳時間： 2013-10-27
上傳用戶：lanhuaying
介紹了一種10M/ 100M 以太網控制器的實現方法,該控制器以FIFO 作為幀緩存,通過程序設計實現10M/ 100M 自適應,設計中采用WS 接口,提高了設計的靈活行,可以實現與其他SOC 的互連[1 ] ,該設計采用VerilogHDL 硬件描述語言編程,基于ISE 開發環境,在Xilinx 公司的Spartan2 Ⅲ系列FPGA XC3S1000242FT256C 上實現。關鍵詞:以太網MAC;10M/ 100M; FPGA ;VerilogHDL
上傳時間： 2013-10-18
上傳用戶：liglechongchong
采用Xilinx 公司Virtex- II Pro 系列FPGA 內嵌得SERDES 模塊———RocketIO 作為高速串行協議的物理層, 利用其8B/10B的編解碼和串化、解串功能, 實現了兩板間基于數據幀的簡單高速串行傳輸, 并在ISE 環境中對整個協議進行了仿真, 當系統頻率為100MHz, 串行速率在2Gbps 時, 在驗證板上用chipscope 抓取的數據表明能夠實現兩板間數據的高速無誤串行傳輸。關鍵詞: RocketIO;高速串行傳輸;SERDES;協議
上傳時間： 2013-10-21
上傳用戶：xy@1314
網絡正在成為當今社會通用通信的骨干力量,現代化的設備迫切需要解決如何簡潔高速的接入問題。涉及了基于FPGA 的嵌入式技術。簡要介紹了使用Xilinx 的EDK 和ISE 等工具的設計流程和設計實現支持TCP/ IP 協議的10M/ 100M/ 1000M以太網SOPC 系統的工程實例,并對涉及的關鍵技術進行了說明,列出了實物系統的指標測試結果。關鍵詞 FPGA;EDK;SOPC;嵌入式開發;EMAC;PowePc
上傳時間： 2013-11-16
上傳用戶：66666
隨著FPGA技術的發展，FPGA設計已不再只是硬件電路的設計，而是包含處理器、外圍組件和接口邏輯在內的完整數字系統，同時在處理器中編程完成嵌入式代碼的FPGA“軟”設計。與傳統的主要基于硬件描述語言進行FPGA設計開發不同，本文在電路設計軟件Altium Designer開發環境下，結合Xilinx公司的ISE設計軟件，在Altium Designer的創新電子設計平臺NanoBoard 3000上，設計實現了基于Altium Designer特有的系統級設計方法OpenBus系統的32位處理器控制LED的FPGA嵌入式設計。
上傳時間： 2013-11-09
上傳用戶：亞亞娟娟123
Abstract: Field-programmable gate arrays (FPGAs) are used in a wide variety of applications and end markets, including digital signalprocessing, medical imaging, and high-performance computing. This application note outlines the issues related to powering FPGAs.It also discusses Maxim's solutions for powering Xilinx® FPGAs.
上傳時間： 2013-12-16
上傳用戶：haohaoxuexi
