欧美专区一区,99久久99久久精品国产片果冰,久久一卡二卡

Z-mapping

GPRS無(wú)線數(shù)據(jù)傳輸終端研究與設(shè)計(jì).rar

隨著電力系統(tǒng)自動(dòng)化技術(shù)的發(fā)展，電機(jī)與通信的結(jié)合日益緊密，數(shù)據(jù)監(jiān)控方式也在發(fā)生著變化。傳統(tǒng)的電機(jī)監(jiān)控方式的監(jiān)控者和被監(jiān)控對(duì)象都是固定的，無(wú)論任何一端都無(wú)法隨意移動(dòng)；并且針對(duì)偏僻、偏遠(yuǎn)地域監(jiān)控不容易實(shí)現(xiàn)。所以傳統(tǒng)的的方式已經(jīng)無(wú)法滿足電力系統(tǒng)日益發(fā)展的要求。GPRS采用分組交換方式，僅在實(shí)際傳送和接收數(shù)據(jù)時(shí)才占有無(wú)線資源，基于GPRS的無(wú)線傳輸系統(tǒng)能實(shí)現(xiàn)遠(yuǎn)程的無(wú)線數(shù)據(jù)傳輸，并且組網(wǎng)方便、靈活。隨著Internet技術(shù)的推廣和GPRS通信技術(shù)的發(fā)展，GPRS網(wǎng)絡(luò)通信以其更加低廉的價(jià)格和永遠(yuǎn)在線的性能有著不可估量的發(fā)展前景。無(wú)線傳輸終端也在各行各業(yè)有著廣泛的應(yīng)用前景。本文首先介紹了GPRS技術(shù)的特點(diǎn)和應(yīng)用，以及基于GPRS網(wǎng)絡(luò)的傳輸協(xié)議，然后提出了一種基于GPRS的無(wú)線傳輸終端設(shè)計(jì)方案。基本思想是將GPRS傳輸終端經(jīng)由GPRS網(wǎng)接入Internet網(wǎng)，實(shí)現(xiàn)數(shù)據(jù)終端與監(jiān)控中心的數(shù)據(jù)交換。設(shè)計(jì)中選擇采用內(nèi)嵌了TCP/IP協(xié)議的Rabbit2000為控制模塊，選用SIM100作為無(wú)線模塊。Rabbit2000微處理器是美國(guó)Z-World公司專為面向Internet的嵌入式系統(tǒng)而設(shè)計(jì)的MCU，它很好地解決了存儲(chǔ)空間、運(yùn)行速度、網(wǎng)絡(luò)通信以及程序開發(fā)的問(wèn)題。文中給出了系統(tǒng)的硬件和軟件設(shè)計(jì)。硬件包括控制單元的存儲(chǔ)擴(kuò)展，與模塊的接口電路以及外圍電路。軟件設(shè)計(jì)采用Dynamic C語(yǔ)言編寫，主要包括了兩個(gè)部分，PPP協(xié)議及數(shù)據(jù)傳輸?shù)膶?shí)現(xiàn)，在實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)幕A(chǔ)上，對(duì)UDP和TCP傳輸方式進(jìn)行比較，選擇適合電機(jī)遠(yuǎn)程監(jiān)控的方案。

標(biāo)簽： GPRS 無(wú)線數(shù)據(jù) 傳輸終端

上傳時(shí)間： 2013-07-11

上傳用戶：daoxiang126
基于FPGA的通用加擾算法（CSA）的設(shè)計(jì)和實(shí)現(xiàn).rar

隨著數(shù)字視頻廣播的發(fā)展，觀眾將會(huì)面對(duì)越來(lái)越多綜合或?qū)ｉT頻道的選擇，欣賞到更高品質(zhì)，更多服務(wù)的節(jié)目。而廣播業(yè)者則要為這些節(jié)目的版權(quán)購(gòu)買，制作而承受更高的成本，單純的廣告收入已經(jīng)不夠。要求對(duì)用戶收取一定的收視費(fèi)用，而另一方面，調(diào)查也顯示用戶是愿意預(yù)付一定費(fèi)用以獲得更好服務(wù)的。條件接受系統(tǒng)(Conditional Access system)就是為了商業(yè)目的而對(duì)某些廣播服務(wù)實(shí)施接入控制，決定一個(gè)數(shù)字接受設(shè)備能否將特定的廣播節(jié)目展現(xiàn)給最終用戶的系統(tǒng)。CA技術(shù)要求既能使用戶自由選擇收看節(jié)目又能保護(hù)廣播業(yè)者的利益，確算只有已支付了或即將支付費(fèi)用的用戶才能收看到所選的電視節(jié)目。在數(shù)字電視領(lǐng)域中，CA系統(tǒng)無(wú)疑將成為發(fā)展新服務(wù)的必需條件。但是在不同的運(yùn)營(yíng)商可能會(huì)使用不同的CA系統(tǒng)，在不同的CA系統(tǒng)之間進(jìn)行互操作所必需共同遵守的最基本條件是：通用的加擾算法。每個(gè)用戶接收設(shè)備中應(yīng)集成相應(yīng)的解擾模塊。在我國(guó)國(guó)家標(biāo)準(zhǔn)--數(shù)字電視條件接收系統(tǒng)GY/Z 175-2001的附錄H中有詳細(xì)的描述。 FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。可以說(shuō)，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。首先本文簡(jiǎn)要介紹CA系統(tǒng)的目的和組成，F(xiàn)PGA的結(jié)構(gòu)和原理，優(yōu)勢(shì)。然后介紹了利用FPGA來(lái)實(shí)現(xiàn)CA系統(tǒng)主要組成部分即加擾的原理和步驟，分析算法，劃分邏輯結(jié)構(gòu)，軟件仿真，劃分硬件模塊，硬件性能分析，驗(yàn)證平臺(tái)構(gòu)建，硬件實(shí)現(xiàn)等。然后對(duì)以上各個(gè)部分做詳細(xì)的闡述。同時(shí)為了指導(dǎo)FPGA設(shè)計(jì)，給出了FPGA的結(jié)構(gòu)和原理與FPGA設(shè)計(jì)的基本原則、設(shè)計(jì)的基本技巧、設(shè)計(jì)的基本流程；最后給出了該加擾系統(tǒng)的測(cè)試與驗(yàn)證方法以及驗(yàn)證和測(cè)試結(jié)果。

標(biāo)簽： FPGA CSA 算法

上傳時(shí)間： 2013-06-22

上傳用戶：chongchong2016
基于ZigBee技術(shù)的井下綜合人員管理系統(tǒng)

以德州儀器的CC2430/CC2431 為硬件核心，以Z-stack 為協(xié)議棧，設(shè)計(jì)了基于ZigBee技術(shù)的井下綜合人員管理系統(tǒng)，實(shí)現(xiàn)了人員定位，井下環(huán)境監(jiān)測(cè)，生產(chǎn)指令到達(dá)指定礦工等功能。

標(biāo)簽： ZigBee 管理系統(tǒng)

上傳時(shí)間： 2013-06-30

上傳用戶：gyq
CC2430-code

ZigBee 視頻教程 Z-stack 協(xié)議棧 http://www.fuccesso.com.cn/_d270659962.htm-ZigBee Video for Z-stack http

標(biāo)簽： 2430 code CC

上傳時(shí)間： 2013-04-24

上傳用戶：huangzchytems
基于ARMWindowsCE的嵌入式數(shù)控系統(tǒng)的研究

當(dāng)今嵌入式技術(shù)的發(fā)展突飛猛進(jìn)，嵌入式系統(tǒng)在很多產(chǎn)業(yè)中得到廣泛應(yīng)用并逐步改變著這些產(chǎn)業(yè)。嵌入式技術(shù)的發(fā)展同樣也影響到了數(shù)控技術(shù)的發(fā)展。論文綜述了當(dāng)前開放式數(shù)控系統(tǒng)國(guó)內(nèi)外發(fā)展現(xiàn)狀，并分析了幾種主流開放式數(shù)控系統(tǒng)體系結(jié)構(gòu)的優(yōu)缺點(diǎn)，進(jìn)而提出了利用ARM處理器和Windows CE操作系統(tǒng)開發(fā)一個(gè)基于ARM-WinCE嵌入式數(shù)控系統(tǒng)的原型系統(tǒng)的想法。論文論述了如何構(gòu)建ARM-WinCE數(shù)控系統(tǒng)基于S3C2410開發(fā)板的硬件平Z口-x和基于Windows CE．Net的軟件平臺(tái)；在ARM微處理器上構(gòu)建了基于Windows CE的數(shù)控操作系統(tǒng)內(nèi)核，并利用VIVI Boot Loader把定制的映像加載到S3C2410開發(fā)板中去。本文重點(diǎn)針對(duì)ARM處理器芯片，利用流接口驅(qū)動(dòng)程序結(jié)構(gòu)實(shí)現(xiàn)了藍(lán)牙串口驅(qū)動(dòng)程序的開發(fā)，實(shí)現(xiàn)了ARM-WinCE數(shù)控系統(tǒng)中機(jī)床控制器和移動(dòng)控制器的藍(lán)牙通信；研究了如何利用S3C2410處理器的PWM定時(shí)器和Windows CE的中斷機(jī)制進(jìn)行數(shù)控系統(tǒng)的實(shí)時(shí)控制。

標(biāo)簽： ARMWindowsCE 嵌入式數(shù)控系統(tǒng)

上傳時(shí)間： 2013-04-24

上傳用戶：klin3139
基于FPGA的JPEG壓縮系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

對(duì)弓網(wǎng)故障的檢測(cè)在列車提速的今天顯得尤其重要，原始故障圖像數(shù)據(jù)量的巨大使實(shí)時(shí)存儲(chǔ)和傳輸故障圖像極其困難。JPEG作為一種低復(fù)雜度、高壓縮比的圖像壓縮標(biāo)準(zhǔn)在多媒體、網(wǎng)絡(luò)傳輸?shù)阮I(lǐng)域得到廣泛的應(yīng)用。和相同圖像質(zhì)量的其它常用文件格式(如GIF，TIFF，PCX)相比，JPEG是目前靜態(tài)圖像中壓縮比最高的。 FPGA以其設(shè)計(jì)靈活、高速的卓越特性，逐漸成為許多應(yīng)用中首先器件，尤其是與Verilog和VHDL等語(yǔ)言的結(jié)合，大大變革了電子系統(tǒng)的設(shè)計(jì)方法，加速了系統(tǒng)的設(shè)計(jì)進(jìn)程。本文旨在研究并實(shí)現(xiàn)一種實(shí)時(shí)采集并對(duì)特定幀進(jìn)行壓縮傳輸?shù)姆椒āＭㄟ^(guò)采用可編程邏輯器件FPGA來(lái)實(shí)現(xiàn)整個(gè)采集、顯示、壓縮和傳輸，使系統(tǒng)具有可定制、高速度等優(yōu)點(diǎn)。本文首先介紹了開發(fā)硬件可編程邏輯門陣列FPGA及其開發(fā)語(yǔ)言Veridlog，并介紹了FPGA的設(shè)計(jì)方法及開發(fā)流程；接著介紹了PAL制視頻采集的相關(guān)知識(shí)及設(shè)計(jì)，其中主要包括基于I2C總線的模擬視頻解碼控制、視頻的數(shù)字化ITU-R BT.601標(biāo)準(zhǔn)介紹及視頻同步信號(hào)的獲取、基于SDRAM的視頻幀存儲(chǔ)、VGA顯示控制設(shè)計(jì)；隨后介紹了JPEG標(biāo)準(zhǔn)，并根據(jù)故障檢測(cè)的特點(diǎn)，設(shè)計(jì)了針對(duì)灰度圖像壓縮的JPEG編碼器，設(shè)計(jì)中先分別對(duì)組成JPEG編碼器的二維DCT變換模塊、量化模塊、Z字掃描模塊、變換直流系數(shù)的差分脈沖編碼模塊、交流系數(shù)的游程編碼模塊、哈夫曼編碼模塊及打包模塊進(jìn)行了仿真測(cè)試，然后再對(duì)整個(gè)JPEG編碼器進(jìn)行了測(cè)試；最后設(shè)計(jì)了單幀視頻的SRAM緩存，并將緩存的源圖像采用本文設(shè)計(jì)的JPEG編碼器進(jìn)行壓縮，再設(shè)計(jì)一個(gè)僅包含發(fā)送功能的UART 將壓縮后的碼流傳輸?shù)絇C機(jī)，在PC機(jī)上通過(guò)將接收的碼流以ASCⅡ碼的形式還原為采集圖片。本文實(shí)現(xiàn)了整個(gè)采集壓縮系統(tǒng)，同時(shí)也進(jìn)一步驗(yàn)證了本文設(shè)計(jì)的灰度圖像JPEG編碼器的正確性。相信本文無(wú)論是對(duì)弓網(wǎng)故障的圖像檢測(cè)，還是對(duì)于JPEG編碼器的芯片設(shè)計(jì)都有一定的參考價(jià)值。

標(biāo)簽： FPGA JPEG 壓縮系統(tǒng)

上傳時(shí)間： 2013-04-24

上傳用戶：cuiqiang
短波差分跳頻通信系統(tǒng)的研究

差分跳頻(DFH)是集跳頻圖案、信息調(diào)制與解調(diào)于一體，是一個(gè)全面基于數(shù)字信號(hào)處理的全新概念的通信系統(tǒng)，其技術(shù)體制和原理與常規(guī)跳頻完全不同，較好地解決了數(shù)據(jù)速率和跟蹤干擾等問(wèn)題，代表了當(dāng)前短波通信的一個(gè)重要發(fā)展方向。美國(guó)Sanders公司推出了名為CHESS的新型短波跳頻通信系統(tǒng)，并獲得了成功，但我國(guó)對(duì)該體制和技術(shù)的研究還處于初始階段，目前還不太成熟，離實(shí)際應(yīng)用還有一段距離。本文主要基于FPGA芯片的基礎(chǔ)上對(duì)差分跳頻進(jìn)行了研究，用FPGA來(lái)實(shí)現(xiàn)數(shù)字信號(hào)處理可以很好地解決并行性和速度問(wèn)題，而且其靈活的可配置特性，使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測(cè)試及硬件升級(jí)。而且設(shè)計(jì)中盡量采用軟件無(wú)線電體系結(jié)構(gòu)，減少模擬環(huán)節(jié)，把數(shù)字化處理盡量靠近天線，從而建立一個(gè)通用、標(biāo)準(zhǔn)、模塊化的硬件平臺(tái)，用軟件編程來(lái)實(shí)現(xiàn)差分跳頻的各種功能，從基于硬件的設(shè)計(jì)方法中解放出來(lái)。本文首先介紹了課題背景及研究的意義，闡述了目前差分跳頻中頻率合成跟頻率識(shí)別的實(shí)現(xiàn)方案。在頻率合成中，著重對(duì)DDS的相位截?cái)嗾`差及幅度量化誤差進(jìn)行仿真，找出基于FPGA實(shí)現(xiàn)的最佳參數(shù)及改善方法。在頻率識(shí)別中，基于Xilinx公司提供FFT IP核，接收端中的位同步，頻率識(shí)別均在FFT的理論上進(jìn)行設(shè)計(jì)。最后根據(jù)設(shè)計(jì)方案制作基于FPGA的電路板。設(shè)計(jì)中跳頻圖案、直接數(shù)字頻率合成器、頻率識(shí)別、位同步、跳頻圖案恢復(fù)、線性調(diào)頻z變換等模塊均采用Verilog和VHDL兩種通用硬件描述語(yǔ)言進(jìn)行設(shè)計(jì)，以便能夠在所有廠家的FPGA芯片中移植。

標(biāo)簽： 短波差分跳頻通信

上傳時(shí)間： 2013-07-22

上傳用戶：yezhihao
基于FPGA的MJPEG編碼器

在視頻傳輸系統(tǒng)中，最大障礙是視頻數(shù)據(jù)的大數(shù)據(jù)量傳輸。故壓縮就顯得尤為必要。MJPEG是以25幀每秒傳輸?shù)腏PEG圖像。本文根據(jù)JPEG基本壓縮模式，通過(guò)前端圖像采集芯片輸出標(biāo)準(zhǔn)的4：2：2格式的圖像流，在XILINX公司的SPARTAN IIE芯片下壓縮，獲得了良好效果，壓縮比達(dá)到10：1。中間的各個(gè)環(huán)節(jié)同MATLAB下同等壓縮相比，除了精度上有點(diǎn)差別外，基本一致。同專用芯片相比，比專用芯片靈活得多，F(xiàn)PGA內(nèi)部全部是可編程，燒寫不同的程序便可實(shí)現(xiàn)不同的壓縮。同DSP相比，壓縮時(shí)間極大的提高，同周霖的“基于DSP技術(shù)的靜態(tài)圖像壓縮編碼”一文中編碼所需的時(shí)間進(jìn)行比較(DCT變換消耗4224個(gè)指令，量化Z排序耗960指令，huffman編碼至少耗1400指令)，假設(shè)令其采用6000系列DSP，指令周期為6ns，運(yùn)算速度為1336MIPS。壓縮一個(gè)8*8DCT塊，采用高檔的DSP，消耗39tJs，而采用27M的FPGA只需6us，若采用FPGA內(nèi)部自帶的DLL將時(shí)鐘倍頻到54M，則只需要3us．本設(shè)計(jì)同傳統(tǒng)的壓縮實(shí)現(xiàn)方式相比，在速度和靈活性上有了極大的提高。

標(biāo)簽： MJPEG FPGA 編碼器

上傳時(shí)間： 2013-04-24

上傳用戶：TI初學(xué)者
TEA5767/TEA5767HN中文資料,數(shù)據(jù)手冊(cè)

TEA5767HN 基本資料：􀁺 高靈敏、低噪聲高頻放大器，􀁺 收音頻率：87.6MHz~108MHz，（支持頻率范圍在76MHz~87.5M

標(biāo)簽： 5767 TEA HN 數(shù)據(jù)手冊(cè)

上傳時(shí)間： 2013-04-24

上傳用戶：tzl1975
激光光譜探測(cè)中快速傅里葉變換

激光光譜探測(cè)是激光偵查、激光告警、污染物檢測(cè)等領(lǐng)域中采用的重要技術(shù)。通過(guò)對(duì)來(lái)襲激光的光譜特征進(jìn)行識(shí)別，可以為光電對(duì)抗提供依據(jù)。本文在分析和研究現(xiàn)有激光光譜探測(cè)技術(shù)的基礎(chǔ)上，提出了通過(guò)非掃描M-Z干涉法來(lái)獲取激光信號(hào)的相干圖，并對(duì)該圖進(jìn)行快速傅立葉變換，從而實(shí)時(shí)獲得激光光譜的技術(shù)。在研究中，由M-Z干涉具形成的激光干涉條紋經(jīng)CCD相機(jī)轉(zhuǎn)換后以時(shí)間序列依次輸出電信號(hào)，該時(shí)間序列的快速傅立葉變換用FPGA實(shí)現(xiàn)。論文依據(jù)告警系統(tǒng)響應(yīng)時(shí)間和信噪比的要求，確定了探測(cè)器陣列的結(jié)構(gòu)類型和有關(guān)參數(shù)；設(shè)計(jì)了CCD相機(jī)和FPGA的接口電路；編寫了數(shù)據(jù)傳輸和存儲(chǔ)模塊。在快速傅立葉變換的實(shí)現(xiàn)上，首先確定了采用基2按時(shí)間抽取的方法作為實(shí)現(xiàn)算法；應(yīng)用型號(hào)為XC3S400的FPGA芯片，依靠ISE8.1軟件開發(fā)平臺(tái)，用硬件語(yǔ)言編寫了精度為10位，序列長(zhǎng)度為512點(diǎn)的快速傅里葉變換程序，并將所有程序成功下載到FPGA的配置芯片中。此外，論文還設(shè)計(jì)了顯示、電壓轉(zhuǎn)換、FPGA配置電路。最后，對(duì)設(shè)計(jì)的快速傅里葉變換模塊進(jìn)行了測(cè)試，將FPGA運(yùn)算結(jié)果與理論計(jì)算結(jié)果進(jìn)行了比較，結(jié)果表明FPGA計(jì)算結(jié)果達(dá)到應(yīng)有的精度，運(yùn)行速度可以滿足激光光譜的實(shí)時(shí)探測(cè)要求。

標(biāo)簽： 激光光譜探測(cè) 快速傅里葉變換

上傳時(shí)間： 2013-08-04

上傳用戶：hzy5825468