欧美久久视频,gogo久久日韩裸体艺术,91精品国产综合久久香蕉的特点

a-Channel-Modeling-Subcommittee-R

IPC-A-610D-2005電子組裝件可接受條件

IPC-A-610D是目前全球范圍內(nèi)應(yīng)用最為廣泛的電子組裝標(biāo)準(zhǔn)。 IPC-A-610D用全彩照片和插圖形象地羅列了電子組裝行業(yè)通行的工藝標(biāo)準(zhǔn)，是所有質(zhì)保和組裝部門必備的法典。該標(biāo)準(zhǔn)內(nèi)容涵蓋無鉛焊接、元器件極性和通孔的焊接標(biāo)準(zhǔn)、表面貼裝和分立導(dǎo)線組件、機(jī)械組裝、清潔、標(biāo)記、涂覆以及層壓板要求。 IPC-A-610對所有的質(zhì)檢員、操作員和培訓(xùn)人員來說都具有很大的借鑒意義。 D版本中新增了超過730幅關(guān)于可接受性標(biāo)準(zhǔn)的插圖，其清晰度和準(zhǔn)確度都經(jīng)過了嚴(yán)格的審核。

標(biāo)簽： IPC-A 2005 610 電子組裝

上傳時(shí)間： 2013-05-17

上傳用戶：源弋弋
幾種用于FPGA的新型有效混合布線算法

采用現(xiàn)場可編程門陣列(FPGA)可以快速實(shí)現(xiàn)數(shù)字電路，但是用于生成FPGA編程的比特流文件的CAD工具在編制大規(guī)模電路時(shí)常常需要數(shù)小時(shí)的時(shí)間，以至于許多設(shè)計(jì)者甚至通過在給定FPGA上采用更多的資源，或者以犧牲電路速度為代價(jià)來提高編制速度。電路編制過程中大部分時(shí)間花費(fèi)在布線階段，因此有效的布線算法能極大地減少布線時(shí)間。許多布線算法已經(jīng)被開發(fā)并獲得應(yīng)用，其中布爾可滿足性(SAT)布線算法及幾何查找布線算法是當(dāng)前最為流行的兩種。然而它們各有缺點(diǎn)：基于SAT的布線算法在可擴(kuò)展性上有很大缺陷；幾何查找布線算法雖然具有廣泛的拆線重布線能力，但當(dāng)實(shí)際問題具有嚴(yán)格的布線約束條件時(shí)，它在布線方案的收斂方面存在很大困難。基于此，本文致力于探索一種能有效解決以上問題的新型算法，具體研究工作和結(jié)果可歸納如下。 1、在全面調(diào)查FPGA結(jié)構(gòu)的最新研究動(dòng)態(tài)的基礎(chǔ)上，確定了一種FPGA布線結(jié)構(gòu)模型，即一個(gè)基于SRAM的對稱陣列(島狀)FPGA結(jié)構(gòu)作為研究對象，該模型僅需3個(gè)適合的參數(shù)即能表示布線結(jié)構(gòu)。為使所有布線算法可在相同平臺(tái)上運(yùn)行，選擇了美國北卡羅來納州微電子中心的20個(gè)大規(guī)模電路作為基準(zhǔn)，并在布線前采用VPR399對每個(gè)電路都生成30個(gè)布局，從而使所有的布線算法都能夠直接在這些預(yù)制電路上運(yùn)行。 2、詳細(xì)研究了四種幾何查找布線算法，即一種基本迷宮布線算法Lee，一種基于協(xié)商的性能驅(qū)動(dòng)的布線算法PathFinder，一種快速的時(shí)延驅(qū)動(dòng)的布線算法VPR430和一種協(xié)商A

標(biāo)簽： FPGA 布線算法

上傳時(shí)間： 2013-05-18

上傳用戶：ukuk
《自動(dòng)化控制雜志》Nuts.and.Volts.28-03.-.Mar.2007.-.Build.a.Test.Bench.Power.Supply

·《自動(dòng)化控制雜志》Nuts.and.Volts.28-03.-.Mar.2007.-.Build.a.Test.Bench.Power.Supply

標(biāo)簽： Supply Build Bench Volts

上傳時(shí)間： 2013-07-05

上傳用戶：Altman
海利普變頻器使用說明書(HLP-A)

·海利普變頻器使用說明書(HLP-A)

標(biāo)簽： HLP-A 海變頻器使用說明書

上傳時(shí)間： 2013-04-24

上傳用戶：dongbaobao
《自動(dòng)化控制雜志》Nuts.and.Volts.27-12.-.Dec.2006.-.Build.A.Self-Balancing.Robot

·《自動(dòng)化控制雜志》Nuts.and.Volts.27-12.-.Dec.2006.-.Build.A.Self-Balancing.Robot

標(biāo)簽： Self-Balancing Build Volts Robot

上傳時(shí)間： 2013-06-23

上傳用戶：thinode
Computer[1].Architecture.a.Quantitative.Approach.3rd.Edition.pdf

資料->【E】光盤論文->【E5】英文書籍->Computer[1].Architecture.a.Quantitative.Approach.3rd.Edition.pdf

標(biāo)簽： Architecture Quantitative Computer Approach

上傳時(shí)間： 2013-07-22

上傳用戶：
Verilog HDL: A Guide to Digital Design and

·Verilog HDL: A Guide to Digital Design and

標(biāo)簽： nbsp Verilog Digital Design

上傳時(shí)間： 2013-04-24

上傳用戶：誰偷了我的麥兜
12位A/D轉(zhuǎn)換器TLC2543與51系列單片機(jī)接口技術(shù)

·從應(yīng)用角度介紹了具有11 個(gè)輸入端的12 位A/ D 轉(zhuǎn)換器TLC2543 的結(jié)構(gòu)與編程要點(diǎn),探討了TLC2543 與51 系列單片機(jī)的接口方法,用軟件合成SPI 操作,給出了接口電路與A/ D 采集程序設(shè)計(jì)實(shí)例,并對實(shí)際應(yīng)用時(shí)應(yīng)注意的問題進(jìn)行了探討。

標(biāo)簽： 2543 TLC 轉(zhuǎn)換器 51系列

上傳時(shí)間： 2013-04-24

上傳用戶：juyuantwo
Verilog HDL Synthesis, A Practical Primer

·Verilog HDL Synthesis, A Practical Primer

標(biāo)簽： nbsp Synthesis Practical Verilog

上傳時(shí)間： 2013-04-24

上傳用戶：muhongqing
SystemVerilog for Design

·SystemVerilog is a rich set of extensions to the IEEE 1364-2001 Verilog Hardware Description Language (Verilog HDL). These extensions address two major aspects of HDL-based design. First, modeling ver

標(biāo)簽： nbsp SystemVerilog Design for

上傳時(shí)間： 2013-07-14

上傳用戶：ainimao