A high-speed variable phase accumulator for an ADPLL architecture
標簽： architecture accumulator high-speed variable
上傳時間： 2013-11-26
上傳用戶：wpt
Simple example of using video accumulator on C++Builder6 + OpenCV1.0
標簽： accumulator Builder example Simple
上傳時間： 2013-12-26
上傳用戶：zhouli
單片機指令系統 3.1 MCS－51指令簡介 3.2 指令系統 3.1 MCS－51指令簡介 二、MCS－51系列單片機指令系統分類 按尋址方式分為以下七種：按功能分為以下四種： 1、立即立即尋址 1、數據傳送指令位操 2、直接尋址 2、算術運算指令 3、寄存器尋址 3、邏輯運算指令 4、寄存器間接尋址指令 4、控制轉移類指令 5、相對尋址 5、位操作指令 6、變址尋址 7、位尋址 三、尋址方式 3、寄存器間接尋址 MOV A, @R1 操作數是通過寄存器間接得到的。 4、立即尋址 MOV A, #40H 操作數在指令中直接給出。 5、基址寄存器加變址寄存器尋址 以DPTR或PC為基址寄存器，以A為變址寄存器， 以兩者相加形成的16位地址為操作數的地址。 MOVC A, @A+DPTR MOVC A, @A+PC 四、指令中常用符號說明 Rn——當前寄存器區的8個工作寄存器R0～R7(n＝0～7)； Ri——當前寄存器區可作地址寄存器的2個工作寄存器R0和R1(i＝0，1)； direct——8位內部數據存儲器單元的地址及特殊功能寄存器的地址； #data——表示8位常數（立即數）； #datal6——表示16位常數； add 16——表示16位地址； addrll——表示11位地址； rel——8位帶符號的地址偏移量； bit——表示位地址； @——間接尋址寄存器或基址寄存器的前綴； ( )——表示括號中單元的內容 (( ))——表示間接尋址的內容； 五、MCS－51指令簡介 1. 以累加器A為目的操作數的指令 2. 以Rn為目的操作數的指令 3. 以直接地址為目的操作數的指令 4. 以寄存器間接地址為目的操作數指令 應用舉例1 8段數碼管顯示 應用舉例2 3.2 指令系統 2、堆棧操作指令 3. 累加器A與外部數據傳輸指令 4. 查表指令 MOVC A, @A+PC 例子： 5. 字節交換指令 6. 半字節交換指令 二、算術操作類指令 PSW寄存器 2. 帶進位加法指令 3. 加1指令 4. 十進制調整指令 5. 帶借位減法指令（Subtraction） 6. 減1指令（Decrease） 7. 乘法指令（Multiplication） 8. 除法指令（Division） 三、邏輯運算指令 1. 簡單邏輯操作指令 2. 循環指令 帶進位左循環指令（Rotate accumulator Left through Carry flag） 右循環指令（Rotate accumulator Right） 帶進位右循環指令（Rotate A Right with C） 3. 邏輯與指令 4. 邏輯或指令 5. 邏輯異或指令 四、控制轉移類指令 1. 跳轉指令 相對轉移指令 SJMP rel PC←(PC)+2 PC←(PC)+rel 程序中標號與地址之間的關系 2. 條件轉移指令 3. 比較不相等轉移指令 4. 減 1 不為 0 轉移指令 5. 調用子程序指令 7. 中斷返回指令 五、位操作指令 1. 數據位傳送指令 2. 位變量邏輯指令 3. 條件轉移類指令
上傳時間： 2013-10-27
上傳用戶：xuanjie
Math.NET開源數學庫 C#實現 具體功能: - A linear algebra package, see MathNet.Numerics.LinearAlgebra. - A sparse linear algebra package, see MathNet.Numerics.LinearAlgebra.Sparse. - Non-uniform random generators, see MathNet.Numerics.Generators. - Distribution fonctions, see MathNet.Numerics.Distributions. - Statistical accumulator, see MathNet.Numerics.Statistics. - Fourier transformations, see MathNet.Numerics.Transformations. - Miscellaneous utilies (polynomials, rationals, collections).
標簽： LinearAlgebra Numerics MathNet algebra
上傳時間： 2015-07-24
上傳用戶：思琦琦
Fast settling-time added to the already conflicting requirements of narrow channel spacing and low phase noise lead to Fractional4 divider techniques for PLL synthesizers. We analyze discrete "beat-note spurious levels from arbitrary modulus divide sequences including those from classic accumulator methods.
標簽： settling-time requirements conflicting already
上傳時間： 2016-04-14
上傳用戶：liansi
The TAS3204 is a highly-integrated audio system-on-chip (SOC) consisting of a fully-programmable, 48-bit digital audio processor, a 3:1 stereo analog input MUX, four ADCs, four DACs, and other analog functionality. The TAS3204 is programmable with the graphical PurePath Studio? suite of DSP code development software. PurePath Studio is a highly intuitive, drag-and-drop environment that minimizes software development effort while allowing the end user to utilize the power and flexibility of the TAS3204’s digital audio processing core. TAS3204 processing capability includes speaker equalization and crossover, volume/bass/treble control, signal mixing/MUXing/splitting, delay compensation, dynamic range compression, and many other basic audio functions. Audio functions such as matrix decoding, stereo widening, surround sound virtualization and psychoacoustic bass boost are also available with either third-party or TI royalty-free algorithms. The TAS3204 contains a custom-designed, fully-programmable 135-MHz, 48-bit digital audio processor. A 76-bit accumulator ensures that the high precision necessary for quality digital audio is maintained during arithmetic operations. Four differential 102 dB DNR ADCs and four differential 105 dB DNR DACs ensure that high quality audio is maintained through the whole signal chain as well as increasing robustness against noise sources such as TDMA interference. The TAS3204 is composed of eight functional blocks: Clocking System Digital Audio Interface Analog Audio Interface Power supply Clocks, digital PLL I2C control interface 8051 MCUcontroller Audio DSP – digital audio processing 特性 Digital Audio Processor Fully Programmable With the Graphical, Drag-and-Drop PurePath Studio? Software Development Environment 135-MHz Operation 48-Bit Data Path With 76-Bit accumulator Hardware Single-Cycle Multiplier (28 × 48)
上傳時間： 2016-05-06
上傳用戶：fagong
<rt id="qs86g"></rt>