亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

acex1k

  • 147497_ALTERA_acex1k.pdf介紹alter acex1k系列芯片

    147497_ALTERA_acex1k.pdf介紹alter acex1k系列芯片

    標簽: ALTERA_ACEX 147497 acex1k alter

    上傳時間: 2013-12-20

    上傳用戶:talenthn

  • 基于FPGA的數字化調頻DDS系統設計

    頻率合成技術廣泛應用于通信、航空航天、儀器儀表等領域。目前,常用的頻率合成技術有直接式頻率合成,鎖相頻率合成和直接數字頻率合成(DDS)。本次設計是利用FPGA完成一個DDS系統并利用該系統實現模擬信號的數字化調頻。 DDS是把一系列數字量形式的信號通過D/A轉換形成模擬量形式的信號的合成技術。主要是利用高速存儲器作查尋表,然后通過高速D/A轉換器產生已經用數字形式存入的正弦波(或其他任意波形)。一個典型的DDS系統應包括:相位累加器,可在時鐘的控制下完成相位的累加;相位碼—幅度碼轉換電路,一般由ROM實現;DA轉換電路,將數字形式的幅度碼轉換成模擬信號。DDS系統可以很方便地獲得頻率分辨率很精細且相位連續的信號,也可以通過改變相位字改變信號的相位,因此也廣泛用于數字調頻和調相。本次數字化調頻的基本思想是利用AD轉換電路將模擬信號轉換成數字信號,同時用該數字信號與一個固定的頻率字累加,形成一個受模擬信號幅度控制的頻率字,從而獲得一個頻率受模擬信號的幅度控制的正弦波,即實現了調頻。該DDS數字化調頻方案的硬件系統是以FPGA為核心實現的。使用Altera公司的acex1k系列FPGA,整個系統由VHDL語言編程,開發軟件為MAX+PLUSⅡ。經過實際測試,該系統在頻率較低時與理論值完全符合,但在高頻時,受器件速度的限制,波形有較大的失真。

    標簽: FPGA DDS 數字化 調頻

    上傳時間: 2013-06-14

    上傳用戶:ljt101007

  • 基于FPGA的嵌入式MCU設計與應用研究

    隨著電子技術和信息技術的發展,可編程邏輯器件的應用領域越來越寬。可編程SoC設計已成為SoC設計的新方法。論文介紹了可編程邏輯器件的設計方法和開發技術,并用硬件描述語言和FPGA/CPLD設計技術,探索和研究了基于FPGA的RISCMCU的設計與實現過程。 論文參照Mircochip公司的PICl6C5X單片機的體系結構,設計了8位RISCMCU。該嵌入式MCU設計采用了自頂向下的設計方法和模塊化設計思想。MCU總體結構設計劃分控制模塊、ALU模塊、存儲模塊三大模塊。然后,對各模塊的具體技術實現細節分別進行了闡述。論文中設計的MCU能實現PICl6C5X單片機33條指令中除OPTION、CLRWDT、SLEEP和TRIS四條指令以外的其余29條指令的功能,但應用是基于FPGA的,能與其他外設IP方便的結合在一起使用,比ASIC的PICl6C57X的應用更具靈活性。 軟件仿真和硬件驗證表明:所設計的嵌入式MCU在各方面均達到了一定的性能指標,在Altera公司acex1k系列的EPlK30TCl44-3器件上的工作頻率達21.88MHz。這些為自主設計R/SCMCU的IP核提供了值得借鑒的探索成果和設計思路,在通用控制領域也有一定的實用價值。 此外,論文中還介紹了三相SPWM控制模塊的設計,該模塊具有死區時間和載波比任意可調的特點,可以單獨應用,也可以作為MCU的外設子模塊應用。

    標簽: FPGA MCU 嵌入式 應用研究

    上傳時間: 2013-07-16

    上傳用戶:熊少鋒

  • 設計并調試好一個能產生”梁祝”曲子的音樂發生器

    設計并調試好一個能產生”梁祝”曲子的音樂發生器,并用EDA實驗開發系統(擬采用的實驗芯片的型號可選Altera的MAX7000系列的 EPM7128 CPLD ,FLEX10K系列的EPF10K10LC84-3 FPGA, acex1k系列的 EP1K30 FPGA,Xinlinx 的XC9500系列的XC95108 CPLD,Lattice的ispLSI1000系列的1032E CPLD)進行硬件驗證。 設計思路 根據系統提供的時鐘源引入一個12MHZ時鐘的基準頻率,對其進行各種分頻系數的分頻,產生符合某一音樂的頻率,然后再引入4HZ的時鐘為音樂的節拍控制,最后通過揚聲器放出來。

    標簽: 調試 音樂發生器

    上傳時間: 2013-12-19

    上傳用戶:阿四AIR

  • 設計并調試好一個VGA彩條信號發生器

    設計并調試好一個VGA彩條信號發生器,并用EDA實驗開發系統(擬采用的實驗芯片的型號可選Altera的MAX7000系列的 EPM7128 CPLD ,FLEX10K系列的EPF10K10LC84-3 FPGA, acex1k系列的 EP1K30 FPGA,Xinlinx 的XC9500系列的XC95108 CPLD,Lattice的ispLSI1000系列的1032E CPLD)進行硬件驗證。 設計思路 由系統提供的時鐘源引入掃描信號,根據VGA彩色顯示器的工作原理,設計出各種顏色編碼和行場掃描信號。將并口線從計算機并口與CPLD/FPGA適配板連接好,然后將VGA接口與彩色顯示器連接好,彩條信號就可以在顯示器中產生,通過按鍵可以改變產生彩條的方式,共六種彩條信號,兩種橫彩條,兩種豎彩條,兩種棋盤格。本實驗運用層次化設計出VGA彩條信號發生器,由行場信號模塊模塊和彩條信號發生模塊構成,彩條信號發生器的頂層原理圖如圖10.7 所示.

    標簽: VGA 調試 信號發生器

    上傳時間: 2016-12-27

    上傳用戶:manking0408

主站蜘蛛池模板: 普格县| 芮城县| 海安县| 宜都市| 旌德县| 天气| 许昌市| 盐山县| 石台县| 剑川县| 盐津县| 贵德县| 时尚| 灵山县| 南靖县| 中西区| 黔南| 新龙县| 台中县| 桂平市| 社会| 江孜县| 图们市| 城口县| 唐山市| 镇宁| 元阳县| 榆社县| 彰武县| 边坝县| 肥东县| 柏乡县| 龙山县| 庆云县| 丰顺县| 丹凤县| 清苑县| 肥西县| 曲水县| 安陆市| 壶关县|