This Verilog HDL description implements a UART.
This Verilog HDL description implements a UART....
active-HDL技術資料
?? 資源總數：1147
?? 源代碼：20046
Active-HDL是一款功能強大的硬件描述語言仿真工具，專為FPGA/CPLD設計驗證而生。它支持VHDL、Verilog和SystemC等多種語言，提供直觀的圖形界面與高效的調試環境，極大提升了數字電路開發效率。無論是初學者還是資深工程師，都能通過豐富的示例項目快速掌握復雜系統的設計技巧。加入我們，探索超過1147份精選資源，加速您的創新之旅！
?? active-HDL熱門資料
查看全部1147個資源 ?Verilog HDL編寫的CPU模型
Verilog HDL編寫的CPU模型，很經典，比較通用...
Verilog HDL編寫的總線功能模型
Verilog HDL編寫的總線功能模型，十分有用，需要的下載...
xlinix 公司的 SPARTAN-3 片子 Spartan-3E HDL 設計庫指南 本人正在使用 如果需要其他信息的 可以和我聯系
xlinix 公司的 SPARTAN-3 片子 Spartan-3E HDL 設計庫指南 本人正在使用 如果需要其他信息的 可以和我聯系...
Debussy是NOVAS Software, Inc(思源科技)發展的HDL Debug & Analysis tool
Debussy是NOVAS Software, Inc(思源科技)發展的HDL Debug & Analysis tool，這套軟體主要不是用來跑模擬或看波形，它最強大的功能是：能夠在HDL source code、schematic diagram、waveform、state bubble di...
?? active-HDL源代碼
查看更多 ??? active-HDL資料分類