當(dāng)前我國(guó)正處在從模擬電視系統(tǒng)向數(shù)字電視系統(tǒng)的轉(zhuǎn)型期，數(shù)字電視用戶數(shù)量激增，其趨勢(shì)是在未來(lái)的幾年內(nèi)數(shù)字電視將迅速普及。在應(yīng)用逐漸廣泛的數(shù)字電視系統(tǒng)中，監(jiān)控?cái)?shù)字電視服務(wù)正成為一種越來(lái)越迫切的需要。然而，目前對(duì)于數(shù)字電視并沒有合適的監(jiān)測(cè)儀器，因此無(wú)法及時(shí)方便地診斷出現(xiàn)問題的信號(hào)以及隔離需要維修的數(shù)字化設(shè)備。通常只有當(dāng)電視屏幕上的圖像消失時(shí)我們才知道數(shù)字信號(hào)系統(tǒng)出了問題。幾乎沒有任何線索可以用來(lái)找到問題的所在或原因，碼流分析儀器在這種情況下應(yīng)運(yùn)而生。目前在數(shù)字電視系統(tǒng)的前端，通過(guò)監(jiān)控了解數(shù)字視頻廣播(DVB)信號(hào)和服務(wù)的狀況從而采取措施比通過(guò)觀眾的反映而采取措施要主動(dòng)和及時(shí)得多。傳輸流(TS)的測(cè)試設(shè)備可使技術(shù)人員分析碼流的內(nèi)部情況，它們?cè)跊Q定未來(lái)服務(wù)質(zhì)量和客戶滿意度方面將扮演更重要的角色。 本文著重研究了在DVB廣播電視系統(tǒng)中，DVB-ASI信號(hào)的解碼、MPEG-2TS的實(shí)時(shí)檢錯(cuò)原理和基于現(xiàn)場(chǎng)可編輯門陣列(FPGA)的實(shí)現(xiàn)方法。文章首先闡述了數(shù)字電視系統(tǒng)的一些基本概念，介紹了MPEG-2/DVB標(biāo)準(zhǔn)、ETR101 290標(biāo)準(zhǔn)、異步串行接口(ASI)。然后介紹了FPGA的基本概念與開發(fā)FPGA所使用的軟件工具。最后根據(jù)DVB-ASI接收系統(tǒng)的解碼規(guī)則與MPEG-2TS碼流的結(jié)構(gòu)提出了一套基于FPGA的MPEG-2TS碼流實(shí)時(shí)分析與檢測(cè)系統(tǒng)設(shè)計(jì)方案并予以了實(shí)現(xiàn)。 在本系統(tǒng)中，F(xiàn)PGA起著核心的作用，主要完成DVB-ASI的解碼、MPEG-2TS碼流檢錯(cuò)、以及數(shù)字電視節(jié)目專有信息(PSI)提取等功能。本文實(shí)現(xiàn)的系統(tǒng)與傳統(tǒng)的碼流分析儀相比具有集成度較高、易擴(kuò)展、便于攜帶、穩(wěn)定性好、性價(jià)比高等優(yōu)點(diǎn)。
上傳時(shí)間： 2013-06-04
上傳用戶：love1314
本課題設(shè)計(jì)和完成了一套基于DSP+FPGA結(jié)構(gòu)的小波變換實(shí)時(shí)圖像處理系統(tǒng)。采用小波算法對(duì)圖像進(jìn)行邊緣提取、圖像增強(qiáng)、圖像融合等處理，并在ADSP-BF535上實(shí)現(xiàn)了小波算法，分析了其運(yùn)行小波算法的性能。圖像處理的數(shù)據(jù)量比較大，而且運(yùn)算比較復(fù)雜，DSP的特殊結(jié)構(gòu)和性能很好地滿足了系統(tǒng)實(shí)現(xiàn)的需要，而FPGA的高速性和靈活性也滿足了系統(tǒng)實(shí)時(shí)性和穩(wěn)定性的需要，所以采用DSP+FPGA來(lái)實(shí)現(xiàn)圖像處理系統(tǒng)是可靠的，也是可行的。系統(tǒng)的硬件設(shè)計(jì)以DSP和FPGA為平臺(tái)，DSP實(shí)現(xiàn)算法、管理系統(tǒng)運(yùn)行、并實(shí)現(xiàn)了系統(tǒng)的自啟動(dòng)；FPGA實(shí)現(xiàn)一些接口、時(shí)序控制等，簡(jiǎn)化了外圍電路，提高了系統(tǒng)的可靠性。結(jié)果表明，在ADSP-BF535上實(shí)現(xiàn)小波算法，效果良好，而且滿足系統(tǒng)實(shí)時(shí)性的要求。最后，總結(jié)了系統(tǒng)的設(shè)計(jì)和調(diào)試經(jīng)驗(yàn)，對(duì)調(diào)試時(shí)遇到的一些問題進(jìn)行了分析。
標(biāo)簽： FPGA DSP 小波變換 實(shí)時(shí)圖像
上傳時(shí)間： 2013-04-24
上傳用戶：Kecpolo
ADI將創(chuàng)新、業(yè)績(jī)和卓越作為企業(yè)的文化支柱，并基此成長(zhǎng)為該技術(shù)領(lǐng)域最持久高速增長(zhǎng)的企業(yè)之一。ADI公司是業(yè)界廣泛認(rèn)可的數(shù)據(jù)轉(zhuǎn)換和信號(hào)處理技術(shù)全球領(lǐng)先的供應(yīng)商，擁有遍布世界各地的60,000客戶，涵蓋了全部類型的電子設(shè)備制造商。作為領(lǐng)先業(yè)界40多年的高性能模擬集成電路（IC）制造商，ADI的產(chǎn)品廣泛用于模擬信號(hào)和數(shù)字信號(hào)處理領(lǐng)域。公司總部設(shè)在美國(guó)馬薩諸塞州諾伍德市，設(shè)計(jì)和制造基地遍布全球。ADI公司的股票在紐約證券交易所上市，并被納入標(biāo)準(zhǔn)普爾500指數(shù)（S&P 500 Index ）。 ADI生產(chǎn)的數(shù)字信號(hào)處理芯片(DSP:Digital Singal Processor),代表系列有 ADSP Sharc 211xx (低端領(lǐng)域),ADSP TigerSharc 101,201,....(高端領(lǐng)域),ADSP Blackfin 系列(消費(fèi)電子領(lǐng)域).
標(biāo)簽： ADI
上傳時(shí)間： 2013-07-17
上傳用戶：小火車?yán)怖怖?/p>
數(shù)字通信系統(tǒng)中，在實(shí)際信道上傳輸數(shù)字信號(hào)時(shí)，由于信道傳輸特性不理想及噪聲的影響，接收端所收到的數(shù)字信號(hào)不可避免地會(huì)發(fā)生錯(cuò)誤。為了減小誤碼率，提高接收質(zhì)量，必須采用差錯(cuò)控制編碼。對(duì)于數(shù)字視頻通信系統(tǒng)這類高碼率，高要求的系統(tǒng)，為了提供優(yōu)良的圖象質(zhì)量，采用差錯(cuò)控制編碼尤為重要。 本文采用的DVB-T系統(tǒng)差錯(cuò)控制技術(shù)是針對(duì)于數(shù)字視頻通信而設(shè)計(jì)的，提出了糾錯(cuò)編碼結(jié)合交織技術(shù)的實(shí)現(xiàn)方案，即RS(204，188，8)截短碼、卷積交織、卷積碼三種技術(shù)的級(jí)聯(lián)。各技術(shù)中的參數(shù)設(shè)計(jì)為輸入的MPEG-2傳輸流(TS流)提供了便利，在編碼后可以保持傳輸流的幀結(jié)構(gòu)和同步字節(jié)不改變，使接收端的同步捕獲和同步跟蹤成為可能。 本文首先簡(jiǎn)要介紹了差錯(cuò)控制技術(shù)，DVB-T系統(tǒng)，以及硬件實(shí)現(xiàn)所用到的FPGA實(shí)現(xiàn)方法。然后分別研究RS碼、卷積交織、卷積碼的編解碼原理，并提出了三類技術(shù)的硬件實(shí)現(xiàn)方案。其中，重點(diǎn)論述了RS碼解碼的硬件實(shí)現(xiàn)。將RS碼解碼分為四個(gè)模塊：伴隨式計(jì)算，BM迭代，錢搜索和錯(cuò)誤值計(jì)算，分別講述每個(gè)模塊的電路設(shè)計(jì)方案并給出仿真結(jié)果。最后，將該差錯(cuò)控制系統(tǒng)應(yīng)用于一個(gè)輸出速率恒定的實(shí)際數(shù)字視頻通信系統(tǒng)中，按系統(tǒng)需要，加入了接口電路和速率控制的設(shè)計(jì)。
上傳時(shí)間： 2013-04-24
上傳用戶：gcs333
本論文討論的是如何對(duì)符合DVB-T標(biāo)準(zhǔn)的數(shù)字圖像無(wú)線監(jiān)控系統(tǒng)中的MPEG2圖像實(shí)現(xiàn)底層硬件的實(shí)時(shí)加/解密.數(shù)字圖像無(wú)線監(jiān)控系統(tǒng)是某公司研發(fā)的符合DVB-T標(biāo)準(zhǔn)的實(shí)時(shí)圖像語(yǔ)音無(wú)線傳輸系統(tǒng),通過(guò)對(duì)實(shí)時(shí)采集的圖像等信息的發(fā)射與接收實(shí)現(xiàn)對(duì)遠(yuǎn)程現(xiàn)場(chǎng)的無(wú)線監(jiān)控.為了保證圖像數(shù)據(jù)在傳輸中的保密性,設(shè)計(jì)了基于FPGA的實(shí)時(shí)MPEG2圖像加/解密系統(tǒng).該系統(tǒng)由加/解密算法模塊和密鑰管理模塊組成.加/解密算法模塊完成發(fā)射機(jī)及接收機(jī)中的實(shí)時(shí)數(shù)據(jù)流的加/解密,該模塊是基于FPGA的,采用美國(guó)國(guó)家標(biāo)準(zhǔn)DES(Dara Encryption Standard)算法,實(shí)現(xiàn)了對(duì)MPEG2 TS流的硬件加/解密.密鑰管理模塊完成加/解密模塊的密鑰產(chǎn)生、管理、控制、輸入等功能.本論文首先介紹了密碼學(xué)的基本知識(shí)及幾種典型的加密體制和算法.接著介紹了DVB-T數(shù)字廣播標(biāo)準(zhǔn)和數(shù)字圖像無(wú)線監(jiān)控系統(tǒng)的原理和系統(tǒng)結(jié)構(gòu).然后對(duì)圖像加解密器的系統(tǒng)設(shè)計(jì)原理及實(shí)現(xiàn)做了詳細(xì)介紹.在此基礎(chǔ)上,介紹了FPGA中的加密算法的仿真及實(shí)現(xiàn)和密鑰管理模塊的實(shí)現(xiàn).最后介紹了系統(tǒng)的硬件電路和整個(gè)系統(tǒng)的軟硬件調(diào)試.本人的工作主要包括:1.查閱資料,了解密碼學(xué)及DVB系統(tǒng)相關(guān)領(lǐng)域知識(shí).2.根據(jù)項(xiàng)目要求設(shè)計(jì)基于FPGA的實(shí)時(shí)MPEG2圖像加/解密系統(tǒng)方案.3.基于FPGA完成MPEG2圖像的底層硬件加密及解密邏輯程序設(shè)計(jì),并設(shè)計(jì)各個(gè)控制程序和驅(qū)動(dòng).4.設(shè)計(jì)系統(tǒng)原理圖及電路板,完成系統(tǒng)的軟硬件調(diào)試和與全系統(tǒng)的聯(lián)調(diào).
上傳時(shí)間： 2013-06-30
上傳用戶：jiiszha
隨著信息社會(huì)的發(fā)展，人們要處理的各種信息總量變得越來(lái)越大，尤其在處理大數(shù)據(jù)量與實(shí)時(shí)處理數(shù)據(jù)方面，對(duì)處理設(shè)備的要求是非常高的。為滿足這些要求，實(shí)時(shí)快速的各種CPU、處理板應(yīng)運(yùn)而生。這類CPU與板卡處理數(shù)據(jù)速度快，效率高，并且不斷的完善與發(fā)展。此類板卡要求與外部設(shè)備通訊，同時(shí)也要進(jìn)行內(nèi)部的數(shù)據(jù)交換，于是板卡的接口設(shè)備調(diào)試與內(nèi)部數(shù)據(jù)交換也成為必須要完成的工作。本文所作的工作正是基于一種高速通用信號(hào)處理板的外部接口和內(nèi)部數(shù)據(jù)通道的設(shè)計(jì)。 本文首先介紹了通用信號(hào)處理板的應(yīng)用開發(fā)背景，包括此類板卡使用的處理芯片、板上設(shè)備、發(fā)展概況以及和外部相連的各種總線概況，同時(shí)說(shuō)明了本人所作的主要工作。 其次，介紹了PCI接口的有關(guān)規(guī)范，給出了通用信號(hào)處理板與CPCI的J1口的設(shè)計(jì)時(shí)序；介紹了DDR存儲(chǔ)器的概況、電平標(biāo)準(zhǔn)以及功能寄存器，并給出了與DDR．存儲(chǔ)器接口的設(shè)計(jì)時(shí)序；介紹了片上主要數(shù)據(jù)處理器件TS-202的有關(guān)概況，設(shè)計(jì)了板卡與DSP的接口時(shí)序。 再次，介紹了Altera公司FPGA的程序設(shè)計(jì)流程，并使用VHDL語(yǔ)言編程完成各個(gè)模塊之間的數(shù)據(jù)傳遞，并重點(diǎn)介紹了DDR控制核的編寫。 再次，介紹了WDM驅(qū)動(dòng)程序的結(jié)構(gòu)，程序設(shè)計(jì)方法等。 最后，通過(guò)從工控機(jī)向通用信號(hào)處理板寫連續(xù)遞增的數(shù)據(jù)驗(yàn)證了整個(gè)系統(tǒng)已經(jīng)正常工作。實(shí)現(xiàn)了信號(hào)處理板內(nèi)部數(shù)據(jù)通道設(shè)計(jì)以及與外部接口的通訊；并且還提到了對(duì)此設(shè)計(jì)以后地完善與發(fā)展。 本文所作的工作如下： 1、設(shè)計(jì)完成了處理板各接口時(shí)序，使處理板可以從接口接受/發(fā)送數(shù)據(jù)。 2、完成了FPGA內(nèi)部的數(shù)據(jù)通道的設(shè)計(jì)，使數(shù)據(jù)可以從CPCI準(zhǔn)確的傳送到DSP進(jìn)行處理，并編寫了DSP的測(cè)試程序。 3、完成了DDR SDRAM控制核的VHDL程序編寫。 4、完成了PCI驅(qū)動(dòng)程序的編寫。
標(biāo)簽： FPGA 高速并行 信號(hào)處理板 數(shù)據(jù)接口
上傳時(shí)間： 2013-06-30
上傳用戶：唐僧他不信佛
該文就多媒體信息的主體之一-圖像信號(hào)的壓縮和解壓進(jìn)行了分析,并結(jié)合實(shí)際課題所設(shè)計(jì)的數(shù)字圖像監(jiān)控系統(tǒng)對(duì)其中的圖像解碼過(guò)程進(jìn)行了軟硬件的實(shí)現(xiàn).首先我們?cè)贏NALOG DEVICE公司的ADSP-2189上進(jìn)行了解碼系統(tǒng)的驗(yàn)證,就解碼輸出的質(zhì)量進(jìn)行了主觀評(píng)價(jià).通過(guò)軟件仿真,我們還進(jìn)一步得到了解碼過(guò)程中,哪些指令占用較多的指令執(zhí)行時(shí)間,哪些指令會(huì)成為硬件實(shí)現(xiàn)時(shí)的瓶頸.它為我們的FPGA優(yōu)化設(shè)計(jì)提供了理論上的依據(jù).綜合考慮設(shè)計(jì)方案的復(fù)雜程度、系統(tǒng)規(guī)模、系統(tǒng)時(shí)延、器件成本等各項(xiàng)因素,通過(guò)對(duì)各種FPGA器件性能與開發(fā)工具的選擇比較,決定選用Altera公司的FLEX10K器件來(lái)做最終的硬件實(shí)現(xiàn).它不僅為圖像解碼系統(tǒng)的ASIC實(shí)現(xiàn)做了一定的理論分析和技術(shù)準(zhǔn)備,也為FPGA技術(shù)在數(shù)字信號(hào)處理領(lǐng)域的應(yīng)用開辟了新的研究方向.在硬件設(shè)計(jì)過(guò)程中,根據(jù)FPGA技術(shù)的優(yōu)點(diǎn),采用"自上而下"和"自下而上"相結(jié)合的設(shè)計(jì)方法,將整個(gè)系統(tǒng)進(jìn)行功能模塊分割并分別實(shí)現(xiàn).所有處理模塊均采用VERILIG語(yǔ)言編寫,對(duì)其中的主要模塊都進(jìn)行了優(yōu)化設(shè)計(jì).通過(guò)這些優(yōu)化不僅提高了解壓性能,還減少了處理時(shí)間和所占用的硬件空間.最后通過(guò)仿真表明了所實(shí)現(xiàn)的圖像解碼系統(tǒng)具有良好的性能,具有一定的使用價(jià)值.
標(biāo)簽： FPGA 數(shù)字圖像 監(jiān)控系統(tǒng) 片的設(shè)計(jì)
上傳時(shí)間： 2013-06-26
上傳用戶：再見大盤雞
實(shí)時(shí)紅外圖像處理是紅外成像制導(dǎo)的關(guān)鍵技術(shù)。本課題來(lái)源于兵器工業(yè)部第209研究所承擔(dān)研制的紅外成像制導(dǎo)技術(shù)背景下的紅外圖像信息處理機(jī)項(xiàng)目。 本文在總結(jié)國(guó)內(nèi)外研究現(xiàn)狀的基礎(chǔ)上，做了大量紅外圖像信息處理系統(tǒng)硬件部分的設(shè)計(jì)工作。主要有以下幾點(diǎn)： 1．系統(tǒng)方案和總體結(jié)構(gòu)設(shè)計(jì) 在分析比較目前幾種主流系統(tǒng)方案后，將紅外圖像處理機(jī)設(shè)計(jì)成“雙FPGA+雙DSP+CPCI”結(jié)構(gòu)。選用ADI公司TigerSHARK系列的DSP芯片adsp-TS201作為系統(tǒng)高層算法處理的核心處理器，選用Altera公司的FPGA芯片StratixⅡ EP2S60F67214作為底層算法處理和接口控制的核心，選用高速CPCI總線作為紅外圖像信息處理機(jī)與主機(jī)的通訊橋梁。 2．FPGA部分的設(shè)計(jì)是本課題的核心，對(duì)FPGA部分進(jìn)行了設(shè)計(jì)和調(diào)試 (1)圖像預(yù)處理模塊：FPGA負(fù)責(zé)系統(tǒng)的底層預(yù)處理算法和相應(yīng)控制。首先對(duì)采集來(lái)的圖像數(shù)據(jù)進(jìn)行中值濾波和直方圖統(tǒng)計(jì)，然后按照鏈路口(Linkport)的通信協(xié)議，將預(yù)處理后的圖像數(shù)據(jù)實(shí)時(shí)地從FPGA傳給DSP。 (2)DSP-CPCI橋接模塊：FPGA負(fù)責(zé)DSP與CPCI的接口，將DSP處理后的結(jié)果通過(guò)DSP-CPCI橋接模塊傳給主機(jī)。 聯(lián)調(diào)實(shí)驗(yàn)測(cè)試表明，實(shí)時(shí)紅外圖像信息處理成功實(shí)現(xiàn)了對(duì)典型紅外目標(biāo)的檢測(cè)、識(shí)別和跟蹤，從而驗(yàn)證系統(tǒng)核心FPGA部分的設(shè)計(jì)是成功的。
標(biāo)簽： DSPCPCI 圖像預(yù)處理 橋接設(shè)計(jì)
上傳時(shí)間： 2013-07-13
上傳用戶：gjzeus
隨著人們對(duì)無(wú)線通信需求和質(zhì)量的要求越來(lái)越高，無(wú)線通信設(shè)備的研發(fā)也變得越來(lái)越復(fù)雜，系統(tǒng)測(cè)試在整個(gè)設(shè)備研發(fā)過(guò)程中所占的比重也越來(lái)越大。為了能夠盡快縮短研發(fā)周期，測(cè)試人員需要在實(shí)驗(yàn)室模擬出無(wú)線信道的各種傳播特性，以便對(duì)所設(shè)計(jì)的系統(tǒng)進(jìn)行調(diào)試與測(cè)試。無(wú)線信道仿真器是進(jìn)行無(wú)線通信系統(tǒng)硬件調(diào)試與測(cè)試不可或缺的儀器之一。 本文設(shè)計(jì)的無(wú)線信道仿真器是以Clarke信道模型為參考，采用基于Jakes模型的改進(jìn)算法，使用Altera公司的StratixⅡ EP2S180模擬實(shí)現(xiàn)了頻率選擇性衰落信道。信道仿真器實(shí)現(xiàn)了四根天線數(shù)據(jù)的上行接收，每根天線由八條可分辨路徑，每條可分辨路徑由64個(gè)反射體構(gòu)成，每根天線可分辨路徑和反射體的數(shù)目可以獨(dú)立配置。通過(guò)對(duì)每個(gè)反射體初始角度和初始相位的設(shè)置，并且保證反射體的角度和相位是均勻分布的隨機(jī)數(shù)，可以使得同一條路徑不同反射體之間的非相關(guān)特性，得到的多徑傳播信道是一個(gè)離散的廣義平穩(wěn)非相關(guān)散射模型(WSSUS)。無(wú)線信道仿真器模擬了上行數(shù)據(jù)傳輸環(huán)境，上行數(shù)據(jù)由后臺(tái)產(chǎn)生后儲(chǔ)存在單板上的SDRAM中。啟動(dòng)測(cè)試之后，上行數(shù)據(jù)在CPU的控制下通過(guò)信道仿真器，然后送達(dá)基帶處理板解調(diào)，最后測(cè)試數(shù)據(jù)的誤碼率和誤塊率，從而分析基站的上行接收性能。 首先，本文研究了3GPP TS 25.141協(xié)議中對(duì)通信設(shè)備測(cè)試的要求和無(wú)線信道自身的特點(diǎn)，完成了對(duì)無(wú)線信道仿真器系統(tǒng)設(shè)計(jì)方案的吸收和修改。 其次，針對(duì)FPGA內(nèi)部資源結(jié)構(gòu)，研究了信道仿真器FPGA實(shí)現(xiàn)過(guò)程中的困難和資源的消耗，進(jìn)行了模塊劃分。主要完成了時(shí)延模塊、瑞利衰落模塊、背板接口模塊等的RTL級(jí)代碼的開發(fā)、仿真、綜合和板上調(diào)試；完成了FPGA和后臺(tái)軟件的聯(lián)合調(diào)試；完成了兩天線到四天線的改版工作，使FPGA內(nèi)部的工作頻率翻了一倍，大幅降低了FPGA資源的消耗。 最后，在完成無(wú)線信道仿真器的硬件設(shè)計(jì)之后，對(duì)無(wú)線信道仿真器的測(cè)試根據(jù)3GPP TS 25.141 V6.13.0協(xié)議中的要求進(jìn)行，即在數(shù)據(jù)誤塊率(BLER)一定的情況下，對(duì)不同信道傳播環(huán)境和不同傳輸業(yè)務(wù)下的信噪比(Eb/No)進(jìn)行測(cè)試，單天線和多天線的測(cè)試結(jié)果符合協(xié)議中規(guī)定的信噪比(Eb/No)的要求。
上傳時(shí)間： 2013-04-24
上傳用戶：小楊高1
隨著數(shù)字時(shí)代的到來(lái)，信息化程度的不斷提高，人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調(diào)制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調(diào)制方式，在數(shù)字電視廣播、固定寬帶無(wú)線接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I(lǐng)域得到了廣泛應(yīng)用。 近年來(lái)，集成電路和數(shù)字通信技術(shù)飛速發(fā)展，F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點(diǎn)的通用邏輯開發(fā)芯片，在電子設(shè)計(jì)行業(yè)深受歡迎，市場(chǎng)占有率不斷攀升。本文研究基于FPGA與AD9857實(shí)現(xiàn)四路QAM調(diào)制的全過(guò)程。FPGA實(shí)現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號(hào)，AD9857實(shí)現(xiàn)對(duì)四路I/Q信號(hào)的調(diào)制，輸出中頻信號(hào)。本文具體內(nèi)容總結(jié)如下: 1.介紹國(guó)內(nèi)數(shù)字電視發(fā)展?fàn)顩r、國(guó)內(nèi)國(guó)際的數(shù)字電視標(biāo)準(zhǔn)，并詳細(xì)介紹國(guó)內(nèi)有線電視的系統(tǒng)組成及QAM調(diào)制器的發(fā)展過(guò)程。 2.研究了QAM調(diào)制原理，其中包括信源編碼、TS流標(biāo)準(zhǔn)格式轉(zhuǎn)換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過(guò)程，包括能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設(shè)計(jì)，其中包括詳細(xì)研究了FPGA與AD9857的電路設(shè)計(jì)、在allegro下的PCB設(shè)計(jì)及光繪文件的制作，并做成成品。 4.簡(jiǎn)單介紹了FPGA的開發(fā)流程。 5.深入研究了基于FPAG代碼開發(fā)，其中主要包括I2C接口實(shí)現(xiàn)，ASI到SPI的轉(zhuǎn)換，信道編碼中的TS流包處理、能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實(shí)現(xiàn)及AD9857的FPGA控制使其實(shí)現(xiàn)四路QAM的調(diào)制。 6.介紹代碼測(cè)試、電路測(cè)試及系統(tǒng)指標(biāo)測(cè)試。 最終系統(tǒng)指標(biāo)測(cè)試表明基于FPGA與AD9857的四路DVB-C調(diào)制器基本達(dá)到了國(guó)標(biāo)的要求。
上傳時(shí)間： 2013-07-05
上傳用戶：leehom61
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
