文章是描述利用VHDL語言進(jìn)行aeS加密算法的實(shí)現(xiàn)，aeS是目前世界最流行的算法
上傳時(shí)間： 2021-11-12
上傳用戶：zzzy1997
該文檔為FPGA_ASIC-基于FPGA的aeS加密算法的高速實(shí)現(xiàn)概述文檔，是一份很不錯的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
標(biāo)簽： fpga
上傳時(shí)間： 2022-01-01
上傳用戶：
藍(lán)牙BLE之aeS加密通信數(shù)據(jù)
標(biāo)簽： 藍(lán)牙 ble aeS 加密通信 數(shù)據(jù)
上傳時(shí)間： 2022-03-26
上傳用戶：20125101110
aeS加密算法的硬件實(shí)現(xiàn)，硬件語言為verilog
上傳時(shí)間： 2022-05-18
上傳用戶：
21世紀(jì)是信息快速發(fā)展的時(shí)代，隨著計(jì)算機(jī)網(wǎng)絡(luò)的應(yīng)用越來越廣泛，網(wǎng)絡(luò)安全也逐漸成為人們普遍關(guān)注的課題。可以預(yù)言，今后的社會將進(jìn)入全面的網(wǎng)絡(luò)時(shí)代和信息共享時(shí)代，因此，網(wǎng)絡(luò)安全極其重要，只有安全的網(wǎng)絡(luò)才能保證網(wǎng)絡(luò)生活能夠有序進(jìn)行、網(wǎng)絡(luò)系統(tǒng)不遭破壞、信息不被竊取、網(wǎng)絡(luò)服務(wù)不被非法中斷等。為了保證計(jì)算機(jī)網(wǎng)絡(luò)的可靠性、可用性、完整性、保密性和真實(shí)性等安全性，不僅要保證計(jì)算機(jī)網(wǎng)絡(luò)設(shè)備安全和計(jì)算機(jī)網(wǎng)絡(luò)系統(tǒng)安全，還要保護(hù)數(shù)據(jù)的安全。對數(shù)據(jù)實(shí)施安全的加密算法是保護(hù)數(shù)據(jù)安全的有效手段。aeS（advanced encryption standard）是美國國家標(biāo)準(zhǔn)和技術(shù)研究所宣布采用的高級加密標(biāo)準(zhǔn)，可以預(yù)測，aeS在今后很長的一段時(shí)間內(nèi)將會在信息安全中扮演重要的角色，因此對aeS算法實(shí)現(xiàn)的研究成為國內(nèi)外的熱點(diǎn)，它將會在信息安全領(lǐng)域得到廣泛的應(yīng)用。aeS在實(shí)現(xiàn)方面具有速度快、可并行處理、對處理器的結(jié)構(gòu)無特殊要求，算法設(shè)計(jì)相對簡單，分組長度可以改變，而且具有很好的可擴(kuò)充性。aeS算法的這些特點(diǎn)使得選用FPGA來實(shí)現(xiàn)aeS算法具有很好的優(yōu)越性，本文就是針對aeS算法的FPGA實(shí)現(xiàn)進(jìn)行研究。本文介紹了用FPGA實(shí)現(xiàn)aeS算法所用的開發(fā)工具、開發(fā)語言和所選用的芯片，還具體介紹了aeS算法的硬件實(shí)現(xiàn)方式，在此基礎(chǔ)上，著重闡述了aeS算法FPGA實(shí)現(xiàn)的總體設(shè)計(jì)框圖，并對各個(gè)部分的設(shè)計(jì)分別給與介紹，給出了實(shí)現(xiàn)加密解密的時(shí)序仿真和設(shè)計(jì)結(jié)果。
標(biāo)簽： aeS算法 數(shù)據(jù)加密
上傳時(shí)間： 2022-06-18
上傳用戶：shjgzh
verilog實(shí)現(xiàn)的aeS-128加解密程序，F(xiàn)PGA驗(yàn)證通過
上傳時(shí)間： 2022-06-26
上傳用戶：zhaiyawei
信息安全在當(dāng)今的社會生產(chǎn)生活中已經(jīng)被廣為關(guān)注，對敏感信息進(jìn)行加密是提高信息安全性的一種常見的和有效的手段。 常見的加密方法有軟件加密和硬件加密。軟件加密的方法因?yàn)榧用芩俣鹊汀踩圆钜约鞍惭b不便，在一些高端或主流的加密處理中都采用硬件加密手段對數(shù)據(jù)進(jìn)行處理。硬件加密設(shè)備如加密狗和加密卡已經(jīng)廣泛地應(yīng)用于信息加密領(lǐng)域當(dāng)中。 但是加密卡和加密狗因?yàn)椴捎玫氖嵌嘈酒Y(jié)構(gòu)，即采用獨(dú)立的USB通信芯片和獨(dú)立的加密芯片來分別實(shí)現(xiàn)數(shù)據(jù)的USB傳輸和加密功能，如果在USB芯片和加密芯片之間進(jìn)行數(shù)據(jù)竊聽的話，很輕易地就可以獲得未加密的明文數(shù)據(jù)。作者提出了一種新的基于單芯片實(shí)現(xiàn)的USB加密接口芯片的構(gòu)想，采用一塊芯片實(shí)現(xiàn)數(shù)據(jù)的USB2.0通信和aeS加密功能，命名為USB2.0加密接口芯片。 USB2.0加密接口芯片采用了USB2.0接口標(biāo)準(zhǔn)和aeS加密算法。該加密芯片可以實(shí)現(xiàn)與主機(jī)的快速通信，具有快速的密碼處理能力，對外提供USB接口，支持基于USB密碼載體的自身安全初始化方式。 根據(jù)設(shè)計(jì)思想，課題研究并設(shè)計(jì)了USB2.0加密接口芯片的總體硬件架構(gòu)，設(shè)計(jì)了USB模塊和aeS加密模塊。為了解決USB通信模塊與aeS加密模塊之間存在的數(shù)據(jù)處理單元匹配以及速度匹配問題，本文設(shè)計(jì)了aeSUSB緩沖器，優(yōu)化了aeS有限域加密算法。最后，利用VerilogHDL語言在FPGA芯片上實(shí)現(xiàn)了USB2.0加密接口芯片的功能，并在此基礎(chǔ)之上對加密芯片的通信和加密性能進(jìn)行了測試和驗(yàn)證。
上傳時(shí)間： 2013-05-24
上傳用戶：黃華強(qiáng)
碼元定時(shí)恢復(fù)(位同步)技術(shù)是數(shù)字通信中的關(guān)鍵技術(shù)。位同步信號本身的抖動、錯位會直接降低通信設(shè)備的抗干擾性能，使誤碼率上升，甚至?xí)箓鬏斣獾酵耆茐摹Ｓ绕鋵τ谕话l(fā)傳輸系統(tǒng)，快速、精確的定時(shí)同步算法是近年來研究的一個(gè)焦點(diǎn)。本文就是以Inmarsat GES/aeS數(shù)據(jù)接收系統(tǒng)為背景，研究了突發(fā)通信傳輸模式下的全數(shù)字接收機(jī)中位同步方法，并予以實(shí)現(xiàn)。 本文系統(tǒng)地論述了位同步原理，在此基礎(chǔ)上著重研究了位同步的系統(tǒng)結(jié)構(gòu)、碼元定時(shí)恢復(fù)算法以及衡量系統(tǒng)性能的各項(xiàng)指標(biāo)，為后續(xù)工作奠定了基礎(chǔ)。 首先根據(jù)衛(wèi)星系統(tǒng)突發(fā)信道傳輸?shù)奶攸c(diǎn)分析了傳統(tǒng)位同步方法在突發(fā)系統(tǒng)中的不足，接下來對Inmarsat系統(tǒng)的短突發(fā)R信道和長突發(fā)T信道的調(diào)制方式和幀結(jié)構(gòu)做了細(xì)致的分析，并在Agilent ADS中進(jìn)行了仿真。 在此基礎(chǔ)上提出了一種充分利用報(bào)頭前導(dǎo)比特信息的，由滑動平均、閾值判斷和累加求極值組成的快速報(bào)頭時(shí)鐘捕獲方法，此方法可快速精準(zhǔn)地完成短突發(fā)形式下的位同步，并在FPGA上予以實(shí)現(xiàn)，效果良好。 在長突發(fā)形式下的報(bào)頭時(shí)鐘捕獲后還需要對后續(xù)數(shù)據(jù)進(jìn)行位同步跟蹤，在跟蹤過程中本論文首先用DSP Builder實(shí)現(xiàn)了插值環(huán)路的位同步算法，進(jìn)行了Matlab仿真和FPGA實(shí)現(xiàn)。并在插值環(huán)路的基礎(chǔ)上做出改進(jìn)，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實(shí)現(xiàn)。最后將移位算法與插值算法進(jìn)行了性能比較，證明該算法更適合于本項(xiàng)目中Inmarsat的長突發(fā)信道位同步跟蹤。 論文對兩個(gè)突發(fā)信道的位同步系統(tǒng)進(jìn)行了理論研究、算法設(shè)計(jì)以及硬件實(shí)現(xiàn)的全過程，滿足系統(tǒng)要求。
上傳時(shí)間： 2013-04-24
上傳用戶：yare
USB3.0–SATA橋接芯片MB86C30A的主要規(guī)范:*CBC (密碼段鏈接):一種適合加密模塊數(shù)據(jù)的aeS 模式。*XTS (帶調(diào)整和密文竊取的XEX 加密模式):IEE
標(biāo)簽： datasheet SATA USB 3.0
上傳時(shí)間： 2013-06-10
上傳用戶：asdfasdfd
加密算法一直在信息安全領(lǐng)域起著極其重要的作用,它直接影響著國家的安全和發(fā)展.隨著計(jì)算機(jī)技術(shù)的飛速發(fā)展,原有的數(shù)據(jù)加密標(biāo)準(zhǔn)(DES)已不能滿足人們的保密要求.在未來的20年內(nèi),高級數(shù)據(jù)加密標(biāo)準(zhǔn)(aeS)將替代DES成為新的數(shù)據(jù)加密標(biāo)準(zhǔn).在不對原有應(yīng)用系統(tǒng)作大的改動的情況下,3-DES算法有了很大的生存空間.該文介紹了DES和3-DES算法的概要,給出了一種電路實(shí)現(xiàn)模型,并基于XILINX公司的FPGA器件設(shè)計(jì)了IP核,介紹了I P核設(shè)計(jì)中主要模塊的設(shè)計(jì)方法.最后對該IP核進(jìn)行了分析,給出它的性能參數(shù).該課題系統(tǒng)地論述了基3-DES算法的密碼IP核設(shè)計(jì)全過程.文章首先闡述了該設(shè)計(jì)的課題背景,給出了使用VHDL方法設(shè)計(jì)密碼電路的特點(diǎn)和研究思路和特點(diǎn),然后對IP核的設(shè)計(jì)環(huán)境和密碼算法進(jìn)行了介紹.在此基礎(chǔ)上,詳細(xì)討論了3-DES算法的密碼芯片設(shè)計(jì)方法和各個(gè)電路模塊實(shí)現(xiàn)的結(jié)構(gòu)圖,包括算法電路、譯碼電路、接口電路和控制模塊電路等.通過對各個(gè)模塊設(shè)計(jì)的介紹,闡明了使用VHDL語言設(shè)計(jì)專用集成電路的原理和特點(diǎn).
上傳時(shí)間： 2013-04-24
上傳用戶：萌萌噠小森森
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
