agp 3.0 規(guī)范
上傳時(shí)間： 2013-12-30
上傳用戶：3到15
agp 標(biāo)準(zhǔn)（微機(jī)使用）
標(biāo)簽： agp 標(biāo)準(zhǔn) 微機(jī)
上傳時(shí)間： 2015-02-16
上傳用戶：wlcaption
agp顯卡信息 agp顯卡信息 Win2k/xp/Linix
上傳時(shí)間： 2016-03-02
上傳用戶：sunjet
關(guān)于IEEE agp 總線接口資料 包括agp基本介紹、IEEE標(biāo)準(zhǔn)及編程手冊(cè)
標(biāo)簽： IEEE agp 總線接口 標(biāo)準(zhǔn)
上傳時(shí)間： 2016-12-10
上傳用戶：66666
agp windows驅(qū)動(dòng)WDM,WINDDK開發(fā)
標(biāo)簽： windows WINDDK agp WDM
上傳時(shí)間： 2017-03-01
上傳用戶：hgy9473
元器件封裝查詢圖表:名稱Axial描述軸狀的封裝名稱agp （Accelerate Graphical Port）描述加速圖形接口名稱AMR
上傳時(shí)間： 2013-04-24
上傳用戶：zhf1234
BGA布線指南 BGA CHIP PLACEMENT AND ROUTING RULE BGA是PCB上常用的組件，通常CPU、NORTH BRIDGE、SOUTH BRIDGE、agp CHIP、CARD BUS CHIP…等，大多是以bga的型式包裝，簡言之，80﹪的高頻信號(hào)及特殊信號(hào)將會(huì)由這類型的package內(nèi)拉出。因此，如何處理BGA package的走線，對(duì)重要信號(hào)會(huì)有很大的影響。 通常環(huán)繞在BGA附近的小零件，依重要性為優(yōu)先級(jí)可分為幾類： 1. by pass。 2. clock終端RC電路。 3. damping（以串接電阻、排組型式出現(xiàn)；例如memory BUS信號(hào)） 4. EMI RC電路（以dampin、C、pull height型式出現(xiàn)；例如USB信號(hào)）。 5. 其它特殊電路（依不同的CHIP所加的特殊電路；例如CPU的感溫電路）。 6. 40mil以下小電源電路組（以C、L、R等型式出現(xiàn)；此種電路常出現(xiàn)在agp CHIP or含agp功能之CHIP附近，透過R、L分隔出不同的電源組）。 7. pull low R、C。 8. 一般小電路組（以R、C、Q、U等型式出現(xiàn)；無走線要求）。 9. pull height R、RP。 中文DOC，共5頁，圖文并茂
上傳時(shí)間： 2013-04-24
上傳用戶：cxy9698
·《總線資料匯編》PDF版 目錄如下:[總線資料匯編].1149.1[總線資料匯編].1394[總線資料匯編].1553b[總線資料匯編].1760[總線資料匯編].1773[總線資料匯編].422485[總線資料匯編].agp[總線資料匯編].ARINC429[總線資料匯編].CAN[總線資料匯編].handbook[總線資料匯編].i2c[總線資料匯編].isa[總線資料匯編].pci[總線資料
上傳時(shí)間： 2013-05-30
上傳用戶：Avoid98
pcie基本概念及其工作原理介紹：PCI Express®（或稱PCIe®），是一項(xiàng)高性能、高帶寬，此標(biāo)準(zhǔn)由互連外圍設(shè)備專業(yè)組（PCI-SIG）制 訂，用于替代PCI、PCI Extended (PCI-X)等基于總線的通訊體系架構(gòu)以及圖形加速端口（agp）。 轉(zhuǎn)向PCIe主要是為了實(shí)現(xiàn)顯著增強(qiáng)系統(tǒng)吞吐量、擴(kuò)容性和靈活性的目標(biāo)，同時(shí)還要降低制造成本，而這 些都是基于總線的傳統(tǒng)互連標(biāo)準(zhǔn)所達(dá)不到的。PCI Express標(biāo)準(zhǔn)在設(shè)計(jì)時(shí)著眼于未來，并且能夠繼續(xù)演 進(jìn)，從而為系統(tǒng)提供更大的吞吐量。第一代PCIe規(guī)定的吞吐量是每秒2.5千兆比特（Gbps），第二代規(guī) 定的吞吐量是5.0 Gbps，而最近公布PCIe 3.0標(biāo)準(zhǔn)已經(jīng)支持8.0 Gbps的吞吐量。在PCIe標(biāo)準(zhǔn)繼續(xù)充分利 用最新技術(shù)來提供不斷加大的吞吐量的同時(shí)，采用分層協(xié)議也便于PCI向PCIe的演進(jìn)，并保持了與現(xiàn)有 PCI應(yīng)用的驅(qū)動(dòng)程序軟件兼容性。 雖然最初的目標(biāo)是計(jì)算機(jī)擴(kuò)展卡以及圖形卡，但PCIe目前也廣泛適用于涵蓋更廣的應(yīng)用門類，包括網(wǎng)絡(luò) 組建、通信、存儲(chǔ)、工業(yè)電子設(shè)備和消費(fèi)類電子產(chǎn)品。 本白皮書的目的在于幫助讀者進(jìn)一步了解PCI Express以及成功PCIe成功應(yīng)用。 PCI Express基本工作原理 拓?fù)浣Y(jié)構(gòu) 本節(jié)介紹了PCIe協(xié)議的基本工作原理以及當(dāng)今系統(tǒng)中實(shí)現(xiàn)和支持PCIe協(xié)議所需要的各個(gè)組成部分。本節(jié) 的目標(biāo)在于提供PCIe的相關(guān)工作知識(shí)，并未涉及到PCIe協(xié)議的具體復(fù)雜性。 PCIe的優(yōu)勢(shì)就在于降低了復(fù)雜度所帶來的成本。PCIe屬于一種基于數(shù)據(jù)包的串行連接協(xié)議，它的復(fù)雜度 估計(jì)在PCI并行總線的10倍以上。之所以有這樣的復(fù)雜度，部分是由于對(duì)以千兆級(jí)的速度進(jìn)行并行至串 行的數(shù)據(jù)轉(zhuǎn)換的需要，部分是由于向基于數(shù)據(jù)包實(shí)現(xiàn)方案的轉(zhuǎn)移。 PCIe保留了PCI的基本載入-存儲(chǔ)體系架構(gòu)，包括支持以前由PCI-X標(biāo)準(zhǔn)加入的分割事務(wù)處理特性。此 外，PCIe引入了一系列低階消息傳遞基元來管理鏈路（例如鏈路級(jí)流量控制），以仿真?zhèn)鹘y(tǒng)并行總線的 邊帶信號(hào)，并用于提供更高水平的健壯性和功能性。此規(guī)格定義了許多既支持當(dāng)今需要又支持未來擴(kuò)展 的特性，同時(shí)還保持了與PCI軟件驅(qū)動(dòng)程序的兼容性。PCI Express的先進(jìn)特性包括：自主功率管理； 先進(jìn)錯(cuò)誤報(bào)告；通過端對(duì)端循環(huán)冗余校驗(yàn)（ECRC）實(shí)現(xiàn)的端對(duì)端可靠性，支持熱插拔；以及服務(wù)質(zhì)量（QoS）流量分級(jí)。
標(biāo)簽： pcie_cn pcie 基本概念 工作原理
上傳時(shí)間： 2013-11-29
上傳用戶：zw380105939
國外游戲開發(fā)者雜志2001年第五期配套代碼，包含Dean Macri的關(guān)于測(cè)試agp內(nèi)存緩沖的程序
上傳時(shí)間： 2015-01-05
上傳用戶：李夢(mèng)晗
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
