完整性高的FPGA-PCB系統(tǒng)化協(xié)同設(shè)計工具
Cadence OrCAD and Allegro FPGA System Planner便可滿足較復雜的設(shè)計及在設(shè)計初級產(chǎn)生最佳的I/O引腳規(guī)劃，并可透過FSP做系統(tǒng)化的設(shè)計規(guī)劃，同時整合logic、schematic、PCB同步規(guī)劃單個或多個FPGA pin的最佳化及l(fā)ayout placement，借由整合式的界面以減少重復在design及PCB Layout的測試及修正的過程及溝通時間，甚至透過最佳化的pin mapping、placement后可節(jié)省更多的走線空間或疊構(gòu)。
Specifying Design Intent
在FSP整合工具內(nèi)可直接由零件庫選取要擺放的零件，而這些零件可直接使用PCB內(nèi)的包裝，預先讓我們同步規(guī)劃FPGA設(shè)計及在PCB的placement。
標簽：
Allegro
Planner
System
FPGA
上傳時間：
2013-11-06
上傳用戶：wwwe
