基于遺傳算法的組合邏輯電路的自動(dòng)設(shè)計(jì)，依據(jù)給出的真值表，利用遺傳算法自動(dòng)生成符合要求的組合邏輯電路。由于遺傳算法本身固有的并行性，采用軟件實(shí)現(xiàn)的方法在速度上往往受到本質(zhì)是串行計(jì)算的計(jì)算機(jī)制約，因此采用硬件化設(shè)計(jì)具有重要的意義。為了證明基于FPGA的遺傳算法的高效性，設(shè)計(jì)了遺傳算法的各個(gè)模塊，實(shí)現(xiàn)了基于FPGA的遺傳算法。
標(biāo)簽： FPGA 算法 電路設(shè)計(jì) 組合邏輯
上傳時(shí)間： 2014-01-08
上傳用戶：909000580
以某高速實(shí)時(shí)頻譜儀為應(yīng)用背景，論述了5 Gsps采樣率的高速數(shù)據(jù)采集系統(tǒng)的構(gòu)成和設(shè)計(jì)要點(diǎn)，著重分析了采集系統(tǒng)的關(guān)鍵部分高速ADC（analog to digital，模數(shù)轉(zhuǎn)換器）的設(shè)計(jì)、系統(tǒng)采樣時(shí)鐘設(shè)計(jì)、模數(shù)混合信號(hào)完整性設(shè)計(jì)、電磁兼容性設(shè)計(jì)和基于總線和接口標(biāo)準(zhǔn)（PCI Express）的數(shù)據(jù)傳輸和處理軟件設(shè)計(jì)。在實(shí)現(xiàn)了系統(tǒng)硬件的基礎(chǔ)上，采用Xilinx公司ISE軟件的在線邏輯分析儀（ChipScope Pro）測(cè)試了ADC和采樣時(shí)鐘的性能，實(shí)測(cè)表明整體指標(biāo)達(dá)到設(shè)計(jì)要求。給出上位機(jī)對(duì)采集數(shù)據(jù)進(jìn)行處理的結(jié)果，表明系統(tǒng)實(shí)現(xiàn)了數(shù)據(jù)的實(shí)時(shí)采集存儲(chǔ)功能。
標(biāo)簽： Gsps 高速數(shù)據(jù) 采集系統(tǒng)
上傳時(shí)間： 2014-11-26
上傳用戶：黃蛋的蛋黃
電子發(fā)燒友網(wǎng)為大家提供了新一代高速定位模塊QD75M詳解，希望看完之后你對(duì)高速定位模塊QD75M有一個(gè)全面的認(rèn)識(shí)。
上傳時(shí)間： 2013-10-22
上傳用戶：stvnash
直接數(shù)據(jù)頻率合成器(DDS)因能產(chǎn)生頻率捷變且殘留相位噪聲性能卓越而著稱。另外，多數(shù)用戶都很清楚DDS輸出頻譜中存在的雜散噪聲，比如相位截?cái)嚯s散以及與相位-幅度轉(zhuǎn)換過程相關(guān)的雜散等。此類雜散是實(shí)際DDS設(shè)計(jì)中的有限相位和幅度分辨率造成的結(jié)果。
標(biāo)簽： 雜散噪聲
上傳時(shí)間： 2013-11-18
上傳用戶：shfanqiwei
通常以為TTL門的速度高于“CMOS門電路。影響TTL門電路工作速度的主要因素是電路內(nèi)部管子的開關(guān)特性、電路結(jié)構(gòu)及內(nèi)部的各電阻數(shù)值。電阻數(shù)值越大，作速度越低。管子的開關(guān)時(shí)間越長(zhǎng)，門的工作速度越低。門的速度主要體現(xiàn)在輸出波形相對(duì)于輸入波形上有“傳輸延時(shí)”tpd。將tpd與空載功耗P的乘積稱“速度-功耗積”，做為器件性能的一個(gè)重要指標(biāo)，其值越小，表明器件的性能越 好（一般約為幾十皮（10-12）焦耳）。與TTL門電路的情況不同，影響CMOS電路工作速度的主要因素在于電路的外部，即負(fù)載電容CL。CL是主要影響器件工作速度的原因。由CL所決定的影響CMOS門的傳輸延時(shí)約為幾十納秒。
上傳時(shí)間： 2013-11-22
上傳用戶：DE2542
直接數(shù)字式頻率合成器（DDS）—DDS同DSP（數(shù)字信號(hào)處理）一樣，也是一項(xiàng)關(guān)鍵的數(shù)字化技術(shù)。與傳統(tǒng)的頻率合成器相比，DDS具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換時(shí)間等優(yōu)點(diǎn)。
標(biāo)簽： 時(shí)鐘 數(shù)字頻率合成器
上傳時(shí)間： 2013-10-21
上傳用戶：ccclll
故障樣本數(shù)據(jù)的獲取是模擬電路故障診斷中最基本的步驟。為了實(shí)現(xiàn)短時(shí)間內(nèi)多次進(jìn)行故障注入、獲取大量樣本數(shù)據(jù)，提出了基于SLPS的樣本數(shù)據(jù)自動(dòng)獲取技術(shù)。利用SLPS將PSpice與Matlab結(jié)合，采用Matlab編程，實(shí)現(xiàn)故障模擬電路仿真數(shù)據(jù)獲取的自動(dòng)化。實(shí)際應(yīng)用表明該方法操作簡(jiǎn)便，自動(dòng)化程度高。
標(biāo)簽： SLPS 模擬電路故障 樣本 自動(dòng)
上傳時(shí)間： 2013-10-23
上傳用戶：ZJX5201314
基于探索 RLC串聯(lián)電路諧振特性仿真實(shí)驗(yàn)技術(shù)的目的，采用Multisim10仿真軟件對(duì)RLC串聯(lián)電路諧振特性進(jìn)行了仿真實(shí)驗(yàn)測(cè)試，給出了幾種Multisim仿真實(shí)驗(yàn)方案，介紹了諧振頻率、上限頻率、下限頻率及品質(zhì)因數(shù)的測(cè)試和計(jì)算方法，討論了電阻大小對(duì)品質(zhì)因數(shù)的影響。結(jié)論是仿真實(shí)驗(yàn)可直觀形象地描述RLC串聯(lián)電路的諧振特性，將電路的硬件實(shí)驗(yàn)方式向多元化方式轉(zhuǎn)移，利于培養(yǎng)知識(shí)綜合、知識(shí)應(yīng)用、知識(shí)遷移的能力，使電路分析更加靈活和直觀。
標(biāo)簽： Multisim RLC 串聯(lián)電路 諧振
上傳時(shí)間： 2013-10-12
上傳用戶：Maple
在本課題中，兼顧了效率及線性度，采用自適應(yīng)預(yù)失真前饋復(fù)合線性化系統(tǒng)來改善高功率放大器的線性度。由于加入自適應(yīng)控制模塊，射頻電路不受溫度、時(shí)漂、輸入功率等的影響，可始終處于較佳工作狀態(tài)，這使得整個(gè)放大系統(tǒng)更為實(shí)用，也更具有拓展價(jià)值。
上傳時(shí)間： 2013-11-21
上傳用戶：xauthu
本文針對(duì)傳統(tǒng)儀用放大電路的特點(diǎn)，介紹了一種高共模抑制比儀用放大電路，引入共模負(fù)反饋，大大提高了通用儀表放大器的共模抑制能力。
上傳時(shí)間： 2013-11-10
上傳用戶：lingfei
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
