亚洲精品国产精品粉嫩,全亚洲第一av番号网站,国内精品国产三级国产a久久

alterA-FPGA-CPLD

Altera FPGA的特殊管腳的連接(中文)

AlteraFPGA的特殊管腳的連接(中文)

標簽： Altera FPGA 管腳連接

上傳時間： 2013-09-01

上傳用戶：xhwst
Altera FPGA的電源解決方案

Abstract: Field-programmable gate arrays (FPGAs) are used in a wide variety of applications and end markets, including digital signalprocessing, medical imaging, and high-performance computing. This application note outlines the issues related to powering FPGAs.It also discusses Maxim's solutions for powering Altera® FPGAs.

標簽： Altera FPGA 電源解決方案

上傳時間： 2013-11-02

上傳用戶：zhaoman32
FPGACPLD數字電路設計經驗

FPGA CPLD已成為業界焦點，這篇經驗總結出自高人之手

標簽： FPGACPLD 數字電路設計經驗

上傳時間： 2013-11-24

上傳用戶：liangrb
VHDL硬件描述語言與數字邏輯電路設計

FPGA/CPLD學習資料

標簽： VHDL 硬件描述語言數字邏輯電路設計

上傳時間： 2014-12-28

上傳用戶：zhaiye
通過FPGA提高工業應用靈活性的5種方法

　　可編程邏輯器件（PLD）是嵌入式工業設計的關鍵元器件。在工業設計中，PLD已經從提供簡單的膠合邏輯發展到使用FPGA作為協處理器。該技術在通信、電機控制、I/O模塊以及圖像處理等應用中支持 I/O 擴展，替代基本的微控制器（MCU）或者數字信號處理器（DSP）。　　隨著系統復雜度的提高，FPGA還能夠集成整個芯片系統（SoC），與分立的 MCU、DSP、ASSP，以及 ASIC解決方案相比，大幅度降低了成本。不論是用作協處理器還是SoC，Altera FPGA在您的工業應用中都具有以下優點：　　1. 設計集成——使用FPGA作為協處理器或者SoC，在一個器件平臺上集成 IP和軟件堆棧，從而降低成本。　　2. 可重新編程能力——在一個公共開發平臺的一片 FPGA中，使工業設計能夠適應協議、IP以及新硬件功能的發展變化。　　3. 性能調整——通過FPGA中的嵌入式處理器、定制指令和IP模塊，增強性能，滿足系統要求。　　4. 過時保護——較長的 FPGA 產品生命周期，通過 FPGA 新系列的器件移植，延長工業產品的生命周期，保護硬件不會過時。　　5. 熟悉的工具——使用熟悉的、功能強大的集成工具，簡化設計和軟件開發、IP集成以及調試。

標簽： FPGA 工業應用

上傳時間： 2013-11-18

上傳用戶：tb_6877751
FPGA/CPLD與USB技術的無損圖像采集卡

介紹了外置式USB無損圖像采集卡的設計和實現方案，它用于特殊場合的圖像處理及其相關領域。針對圖像傳輸的特點，結合FPCA/CPLD和USB技術，給出了硬件實現框圖，同時給出了PPGA/CPLD內部時序控制圖和USB程序流程圖，結合框圖和部分程序源代碼，具體講述了課題中遇到的難點和相應的解決方案。

標簽： FPGA CPLD USB 圖像采集卡

上傳時間： 2013-10-29

上傳用戶：qw12
2級流水線實現的8位全加器的VHDL代碼

2級流水線實現的8位全加器的VHDL代碼，適用于altera系列的FPGA/CPLD

標簽： VHDL 流水線 8位全加器

上傳時間： 2014-06-15

上傳用戶：zhanditian
ARM,DSP,FPGA的區別:詳細介紹了ARM

ARM,DSP,FPGA的區別:詳細介紹了ARM，DSP，FPGA/CPLD的異同。

標簽： ARM FPGA DSP 詳細介紹

上傳時間： 2014-01-26

上傳用戶：aig85
fpga cpldXILINXCPLD-JTAG fpga cpldXILINXCPLD-JTAG

\fpga cpld\XILINXCPLD-JTAG \fpga cpld\XILINXCPLD-JTAG

標簽： cpldXILINXCPLD-JTAG fpga

上傳時間： 2013-12-24

上傳用戶：netwolf
本文介紹了一個使用 VHDL 描述計數器的設計、綜合、仿真的全過程

本文介紹了一個使用 VHDL 描述計數器的設計、綜合、仿真的全過程，作為我這一段時間自學 FPGA/CPLD 的總結，如果有什么不正確的地方，敬請各位不幸看到這篇文章的大俠們指正，在此表示感謝。當然，這是一個非常簡單的時序邏輯電路實例，主要是詳細描述了一些軟件的使用方法。文章中涉及的軟件有Synplicity 公司出品的Synplify Pro 7.7.1； Altera 公司出品的 Quartus II 4.2；Mentor Graphics 公司出品的 ModelSim SE 6.0。

標簽： VHDL 計數器仿真過程

上傳時間： 2016-10-04

上傳用戶：Yukiseop