91老司机福利在线,日韩高清a**址,亚洲欧美国产精品专区久久

altera-FPGA-CPLD

基于AT91RM9200和FPGA技術(shù)的變電站測控裝置.rar

自20世紀(jì)90年代以來，隨著計(jì)算機(jī)技術(shù)、超大規(guī)模集成電路技術(shù)和通信及網(wǎng)絡(luò)技術(shù)的發(fā)展，微機(jī)保護(hù)和測控裝置的性能得到大幅提升，以此為基礎(chǔ)的變電站自動化系統(tǒng)在我國的電力系統(tǒng)中得到長足的發(fā)展和廣泛的應(yīng)用。 @@ 為增加產(chǎn)品的市場競爭力，電力系統(tǒng)二次設(shè)備生產(chǎn)廠商緊跟市場需求，將各種具有高性價比的新型處理器芯片和外圍芯片大量應(yīng)用到變電站自動化系統(tǒng)的保護(hù)、測控裝置上，如32位CPU、數(shù)字信號處理芯片DSP、高速高精度A/D轉(zhuǎn)換芯片、大容量Flash存儲芯片、可編程邏輯器件CPLD、FPGA等。這些功能強(qiáng)大的器件的應(yīng)用使保護(hù)測控裝置在外形上趨于小型化集成化，而在功能上則較以前有顯著提升。同時，各種成熟的商用嵌入式實(shí)時操作系統(tǒng)的采用使處理器的性能得到充分發(fā)揮，裝置通信、數(shù)據(jù)存儲及處理能力更強(qiáng)，性能大幅提高，程序移植升級更加方便快捷。 @@ 本論文以現(xiàn)階段國內(nèi)外變電站自動化系統(tǒng)測控技術(shù)為參考，根據(jù)變電站自動化系統(tǒng)的發(fā)展趨勢和要求，研究一種基于ARM和FPGA技術(shù)并采用嵌入式實(shí)時操作系統(tǒng)的高性能測控裝置，并給出硬軟件設(shè)計(jì)。 @@ 裝置硬件采用模塊化設(shè)計(jì)，按照測控裝置基本功能設(shè)計(jì)插件板。分為主CPU插件、交流采樣插件、遙信采集插件、遙控出口插件、直流采樣及輸出插件。除主CPU插件，其他插件的數(shù)量可以根據(jù)需要任意增減，滿足不同用戶的需求。 @@ 裝置主CPU采用目前先進(jìn)的基于ARM技術(shù)的微處理器AT91RM9200，通過數(shù)據(jù)、地址總線和其他插件板連接，構(gòu)成裝置的整個系統(tǒng)。交流采樣插件采用FPGA技術(shù)，利用ALTERA公司的FPGA芯片EP1K10實(shí)現(xiàn)交流采樣的控制，降低了CPU的負(fù)擔(dān)。 @@ 軟件采用Vxworks嵌入式實(shí)時操作系統(tǒng)，增加了系統(tǒng)的性能。以任務(wù)來管理不同的軟件功能模塊，利于裝置軟件的并行開發(fā)和維護(hù)。 @@關(guān)鍵詞：測控裝置；嵌入式實(shí)時操作系統(tǒng)；ARM；現(xiàn)場可編程門陣列

標(biāo)簽： 9200 FPGA AT

上傳時間： 2013-04-24

上傳用戶：JESS
基于CPLD/FPGA的IP核設(shè)計(jì)

本文介紹了一個基于CPLD／FPGA的嵌入式IP核設(shè)計(jì)。論文在闡述可編程邏輯器件及其發(fā)展趨勢的基礎(chǔ)上，探討了知識產(chǎn)權(quán)復(fù)用理念，MCU的復(fù)雜化設(shè)計(jì)以及數(shù)字信號傳輸與處理的速度要求。結(jié)合國內(nèi)外對CPLD／FPGA的使用現(xiàn)狀，引出了在CPLD／FPGA上開發(fā)嵌入式模塊程序的理念并提出了設(shè)計(jì)實(shí)現(xiàn)方法和設(shè)計(jì)實(shí)例。課題的設(shè)計(jì)目標(biāo)為開發(fā)一個基于CPLD／FPGA的USBIP模塊，實(shí)現(xiàn)開發(fā)板與PC機(jī)之間的USB通信。設(shè)計(jì)過程首先進(jìn)行硬件設(shè)計(jì)，在FPGA開發(fā)板上開發(fā)擴(kuò)展板；其次用ISE開發(fā)軟件進(jìn)行FPGA數(shù)字化設(shè)計(jì)；在軟件開發(fā)完成后，將配置生成的比特流文件通過JTAG電纜下載到FPGA開發(fā)板上，實(shí)現(xiàn)FPGA開發(fā)板與PC機(jī)之間的通信。該設(shè)計(jì)具有很高的實(shí)用性，它進(jìn)一步擴(kuò)大了可編程芯片的領(lǐng)地，將復(fù)雜專有芯片擠向高端和超復(fù)雜應(yīng)用；它使得IP資源復(fù)用理念得到更普遍的應(yīng)用；為基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)提供了廣闊的思路。

標(biāo)簽： CPLD FPGA IP核

上傳時間： 2013-07-05

上傳用戶：隱界最新
基于FPGA的嵌入式MCU設(shè)計(jì)與應(yīng)用研究

隨著電子技術(shù)和信息技術(shù)的發(fā)展，可編程邏輯器件的應(yīng)用領(lǐng)域越來越寬。可編程SoC設(shè)計(jì)已成為SoC設(shè)計(jì)的新方法。論文介紹了可編程邏輯器件的設(shè)計(jì)方法和開發(fā)技術(shù)，并用硬件描述語言和FPGA／CPLD設(shè)計(jì)技術(shù)，探索和研究了基于FPGA的RISCMCU的設(shè)計(jì)與實(shí)現(xiàn)過程。論文參照Mircochip公司的PICl6C5X單片機(jī)的體系結(jié)構(gòu)，設(shè)計(jì)了8位RISCMCU。該嵌入式MCU設(shè)計(jì)采用了自頂向下的設(shè)計(jì)方法和模塊化設(shè)計(jì)思想。MCU總體結(jié)構(gòu)設(shè)計(jì)劃分控制模塊、ALU模塊、存儲模塊三大模塊。然后，對各模塊的具體技術(shù)實(shí)現(xiàn)細(xì)節(jié)分別進(jìn)行了闡述。論文中設(shè)計(jì)的MCU能實(shí)現(xiàn)PICl6C5X單片機(jī)33條指令中除OPTION、CLRWDT、SLEEP和TRIS四條指令以外的其余29條指令的功能，但應(yīng)用是基于FPGA的，能與其他外設(shè)IP方便的結(jié)合在一起使用，比ASIC的PICl6C57X的應(yīng)用更具靈活性。軟件仿真和硬件驗(yàn)證表明：所設(shè)計(jì)的嵌入式MCU在各方面均達(dá)到了一定的性能指標(biāo)，在Altera公司ACEX1K系列的EPlK30TCl44-3器件上的工作頻率達(dá)21.88MHz。這些為自主設(shè)計(jì)R／SCMCU的IP核提供了值得借鑒的探索成果和設(shè)計(jì)思路，在通用控制領(lǐng)域也有一定的實(shí)用價值。此外，論文中還介紹了三相SPWM控制模塊的設(shè)計(jì)，該模塊具有死區(qū)時間和載波比任意可調(diào)的特點(diǎn)，可以單獨(dú)應(yīng)用，也可以作為MCU的外設(shè)子模塊應(yīng)用。

標(biāo)簽： FPGA MCU 嵌入式應(yīng)用研究

上傳時間： 2013-07-16

上傳用戶：熊少鋒
CPLD/FPGA的開發(fā)與應(yīng)用

·CPLD/FPGA是目前誚用最為廣泛的兩種可編程專用集成電路（ASIC），特別適合于產(chǎn)品的樣品開發(fā)與小批量生產(chǎn)。本書從現(xiàn)代電子系統(tǒng)設(shè)計(jì)的角度出發(fā)，以全球著名的可編程邏輯器件供應(yīng)商Xilinx公司的產(chǎn)品為背景，系統(tǒng)全面地介紹該公司的CPLD/FPGA產(chǎn)品的結(jié)構(gòu)原理、性能特點(diǎn)、設(shè)計(jì)方法以及相應(yīng)的EDA工具軟件，重點(diǎn)介紹CPLD/FPGA在數(shù)字系統(tǒng)設(shè)計(jì)、數(shù)字通信與數(shù)字信號處理等領(lǐng)域中的應(yīng)用。

標(biāo)簽： CPLD FPGA

上傳時間： 2013-04-24

上傳用戶：hank
《CPLD/FPGA嵌入式應(yīng)用開發(fā)技術(shù)白金手冊》源代碼

·本書從實(shí)用的角度出發(fā)，全面系統(tǒng)地介紹了使用集成開發(fā)軟件進(jìn)行CPLD/FPGA電路原理圖設(shè)計(jì)、VHDL設(shè)計(jì)等操作方法和技巧。書中不但附有大量的圖示和程序，而且還專門安排了習(xí)題和設(shè)計(jì)實(shí)例，具有很強(qiáng)的實(shí)用性和指導(dǎo)性。本書語言簡潔、層次清晰，適合于CPLD/FPGA的初級用戶以及CPLD/FPGA硬件系統(tǒng)的設(shè)計(jì)人員使用，同時也可作為高等院校相關(guān)專業(yè)的理想教材。

標(biāo)簽： CPLD FPGA 嵌入式應(yīng)用開發(fā)技術(shù)

上傳時間： 2013-05-31

上傳用戶：liangrb
FPGA實(shí)現(xiàn)的直接數(shù)字頻率合成器

FPGA實(shí)現(xiàn)的直接數(shù)字頻率合成器，本文基于DDS的基本原理,利用Altera公司的FPGA芯片F(xiàn)LEX10系列器件完成了一個DDS系統(tǒng)的設(shè)計(jì)。

標(biāo)簽： FPGA 數(shù)字頻率合成器

上傳時間： 2013-08-06

上傳用戶：wangzhen1990
用VHDL語言設(shè)計(jì)基于FPGA器件的高采樣率FIR濾波器

用VHDL語言設(shè)計(jì)基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數(shù)字濾波器的設(shè)計(jì)

標(biāo)簽： VHDL FPGA FIR 語言

上傳時間： 2013-08-07

上傳用戶：ukuk
CPLD/FPGA的設(shè)計(jì)

fpga的應(yīng)用,對初學(xué)者很有幫助,主要講述了CPLD/FPGA的設(shè)計(jì)

標(biāo)簽： CPLD FPGA

上傳時間： 2013-08-09

上傳用戶：丶灬夏天
用FPGA實(shí)現(xiàn)的8點(diǎn)32 位FFT 處理器方案

:文章針對目前數(shù)字信號處理中大量采用的快速傅立葉變換[FFT] 算法采用軟件編程來處理的應(yīng)用現(xiàn)狀,在對FFT 算法進(jìn)行\(zhòng)\\\\\\\r\\\\\\\\n分析的基礎(chǔ)上,給出了用FPGA[Field Programmable Gate Array] 實(shí)現(xiàn)的8 點(diǎn)32 位FFT 處理器方案,并得到了系統(tǒng)的仿真結(jié)果。\\\\\\\\r\\\\\\\\n最后在Altera 公司FLEX10K系列FPGA 芯片上成功地實(shí)現(xiàn)了綜合。

標(biāo)簽： FPGA FFT 處理器方案

上傳時間： 2013-08-09

上傳用戶：yangzhiwei
5分鐘學(xué)會CPLD 是cpld/fpga入門的好材料

5分鐘學(xué)會CPLD 是cpld/fpga入門的好材料

標(biāo)簽： CPLD cpld fpga 分

上傳時間： 2013-08-10

上傳用戶：水口鴻勝電器

<noscript id="sq4i2"></noscript>