講解了在FPGA中時序設(shè)計(jì)時應(yīng)該注意的問題，并分享了設(shè)計(jì)經(jīng)驗(yàn)
標(biāo)簽： FPGA 時序設(shè)計(jì)
上傳時間： 2013-08-06
上傳用戶：竺羽翎2222
fpga 和 cpld入門教程，初學(xué)者必備！
標(biāo)簽： fpga cpld 入門教程
上傳時間： 2013-08-07
上傳用戶：2728460838
FPGA設(shè)計(jì)與應(yīng)用教學(xué)課件.ppt 吐血為大家提供
標(biāo)簽： FPGA 教學(xué)課件
上傳用戶：chenjjer
自己寫的一個關(guān)于fpga開發(fā)的fft模塊。
標(biāo)簽： fpga fft 模塊
上傳用戶：JamesB
能夠在FPGA環(huán)境下實(shí)現(xiàn)密碼鎖的設(shè)置與開鎖功能，并能更改使用密碼，還可以防止抖動
標(biāo)簽： FPGA 環(huán)境 密碼鎖
上傳用戶：sk5201314
Pacman 4 DE1-FPGA-Board
標(biāo)簽： FPGA-Board DE
上傳用戶：kr770906
基于Xilinx FPGA的DDRSDRAM的Verilog控制代碼，使用的FPGA為Virtex-4，實(shí)現(xiàn)對DDRSDRAM的簡單控制（對一系列地址的寫入和讀取）。
標(biāo)簽： DDRSDRAM Verilog Xilinx FPGA
上傳用戶：ainimao
具體內(nèi)容主要包括以下幾個方面：1、FPGA的基礎(chǔ)知識和概念，設(shè)計(jì)流程。2、QuartuII軟件使用方法和技巧3、VerilogHDL語言設(shè)計(jì)方法和技巧4、基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)(NIOSII設(shè)計(jì))5、FPGA硬件電路板設(shè)計(jì)6、其他專題討論(如Memory控制器設(shè)計(jì)，圖像處理算法設(shè)計(jì)，通信系統(tǒng)算法設(shè)計(jì)等)
標(biāo)簽： FPGA 基礎(chǔ)知識
上傳用戶：dancnc
FPGA設(shè)計(jì)全流程－軟件綜合使用、FPGA設(shè)計(jì)全流程－軟件綜合使用、
標(biāo)簽： FPGA 流程 教程
上傳用戶：JIUSHICHEN
優(yōu)秀論文,基于FPGA的FIR濾波器的設(shè)計(jì)
標(biāo)簽： FPGA FIR 濾波器
上傳用戶：遠(yuǎn)遠(yuǎn)ssad
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
