兩臺(tái)處理機(jī)A 和B處理n個(gè)作業(yè)。設(shè)第i個(gè)作業(yè)交給機(jī)器 A 處理時(shí)需要時(shí)間ai，若由機(jī)器B 來處理，則需要時(shí)間bi。由于各作 業(yè)的特點(diǎn)和機(jī)器的性能關(guān)系，很可能對于某些i，有ai >=bi，而對于 某些j，j!=i，有aj<bj。既不能將一個(gè)作業(yè)分開由兩臺(tái)機(jī)器處理，也沒 有一臺(tái)機(jī)器能同時(shí)處理2 個(gè)作業(yè)。設(shè)計(jì)一個(gè)動(dòng)態(tài)規(guī)劃算法，使得這兩 臺(tái)機(jī)器處理完成這n 個(gè)作業(yè)的時(shí)間最短（從任何一臺(tái)機(jī)器開工到最后 一臺(tái)機(jī)器停工的總時(shí)間）。研究一個(gè)實(shí)例：（a1,a2,a3,a4,a5,a6）= （2,5,7,10,5,2）；（b1,b2,b3,b4,b5,b6）=（3,8,4,11,3,4）
上傳時(shí)間： 2014-01-14
上傳用戶：獨(dú)孤求源
Instead of finding the longest common subsequence, let us try to determine the length of the LCS. Then tracking back to find the LCS. Consider a1a2…am and b1b2…bn. Case 1: am=bn. The LCS must contain am, we have to find the LCS of a1a2…am-1 and b1b2…bn-1. Case 2: am≠bn. Wehave to find the LCS of a1a2…am-1 and b1b2…bn, and a1a2…am and b b b b1b2…bn-1 Let A = a1 a2 … am and B = b1 b2 … bn Let Li j denote the length of the longest i,g g common subsequence of a1 a2 … ai and b1 b2 … bj. Li,j = Li-1,j-1 + 1 if ai=bj max{ L L } a≠b i-1,j, i,j-1 if ai≠j L0,0 = L0,j = Li,0 = 0 for 1≤i≤m, 1≤j≤n.
標(biāo)簽： the subsequence determine Instead
上傳時(shí)間： 2013-12-17
上傳用戶：evil
最長公共子序列 問題ACM題目 如果序列 { s1, s2, ……, sk } 是序列 { a1, a2, ……, an } 的子序列，又是序列 { b1, b2, ……, bm } 的子序列，則稱序列 s 為序列 a 和 序列 b 的公共子序列。在 a 和 b 的所有公共子序列中，長度最長者稱為最長公共子序列。 本題對于給定的兩個(gè)整數(shù)序列，請求其最長公共子序列的長度
上傳時(shí)間： 2017-07-14
上傳用戶：s363994250
Two scripts are included here. 1. convsys.m - combines the state space representation of two systems connected in series. [Ao,Bo,Co,Do]=convsys(A1,b1,C1,D1,A2,B2,C2,D2) This algorithm gives the convolution of two state space representations | A1 b1 | | A2 B2 | u ==> | | ==> | | ==> y | C1 D1 | | C2 D2 | The algorithm also accepts state space objects as inputs and gives out a state space object as output. 2. sysfeedbk.m [Ao,Bo,Co,Do]=convsys(A1,b1,C1,D1,A2,B2,C2,D2) Gives the closed loop state space representation for two systems connected with negative feedback in the following manner. | A1 b1 | u ==> | | ==> y + o | C1 D1 | | - | | | | A2 B2 | | |= | |= | | C2 D2 | The zip file also contains checkcompatibility.m , which checks the compatibility of matrix dimensions in the system and cleanss.m which can be used to clean a state space representation.
標(biāo)簽： representation included combines scripts
上傳時(shí)間： 2017-07-25
上傳用戶：semi1981
題目：古典問題：有一對兔子，從出生后第3個(gè)月起每個(gè)月都生一對兔子，小兔子長到第三個(gè)月后每個(gè)月又生一對兔子，假如兔子都不死，問每個(gè)月的兔子總數(shù)為多少？ //這是一個(gè)菲波拉契數(shù)列問題 public class lianxi01 { public static void main(String[] args) { System.out.println("第1個(gè)月的兔子對數(shù): 1"); System.out.println("第2個(gè)月的兔子對數(shù): 1"); int f1 = 1, f2 = 1, f, M=24; for(int i=3; i<=M; i++) { f = f2; f2 = f1 + f2; f1 = f; System.out.println("第" + i +"個(gè)月的兔子對數(shù): "+f2); } } } 【程序2】 題目：判斷101-200之間有多少個(gè)素?cái)?shù)，并輸出所有素?cái)?shù)。 程序分析：判斷素?cái)?shù)的方法：用一個(gè)數(shù)分別去除2到sqrt(這個(gè)數(shù))，如果能被整除， 則表明此數(shù)不是素?cái)?shù)，反之是素?cái)?shù)。 public class lianxi02 { public static void main(String[] args) { int count = 0; for(int i=101; i<200; i+=2) { boolean b = false; for(int j=2; j<=Math.sqrt(i); j++) { if(i % j == 0) { b = false; break; } else { b = true; } } if(b == true) {count ++;System.out.println(i );} } System.out.println( "素?cái)?shù)個(gè)數(shù)是: " + count); } } 【程序3】 題目：打印出所有的 "水仙花數(shù) "，所謂 "水仙花數(shù) "是指一個(gè)三位數(shù)，其各位數(shù)字立方和等于該數(shù)本身。例如：153是一個(gè) "水仙花數(shù) "，因?yàn)?53=1的三次方＋5的三次方＋3的三次方。 public class lianxi03 { public static void main(String[] args) { int b1, b2, b3;
上傳時(shí)間： 2017-12-24
上傳用戶：Ariza
簡單的實(shí)現(xiàn)JPEG圖像壓縮編碼方法一 clear all; RGB=imread('C:\Users\Administrator\Desktop\123.bmp');%讀取內(nèi)存中bmp格式的彩色圖像 I=rgb2gray(RGB);%將彩色圖像轉(zhuǎn)換為灰度圖像 I1=im2double(I);%將圖像變換為雙精度格式 T=dctmtx(8);%處理后返回一個(gè)8*8階的DCT矩陣 b1=blkproc(I1,[8 8],'P1*x*P2',T,T');%對圖像的每個(gè)8*8子塊應(yīng)用矩陣式‘P1*x*P2(像素塊的處理函數(shù)，x是形式參數(shù))進(jìn)行處理，P1=T，P2=T’ mask=[1 1 1 1 0 0 0 0 1 1 1 0 0 0 0 0 1 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 ];%選取10個(gè)DCT系數(shù)重構(gòu)圖像(DCT具有能量集中的性質(zhì)，數(shù)據(jù)集中在左上角，故進(jìn)行圖像壓縮時(shí)離散余弦變換矩陣可以舍棄右下角的高頻數(shù)據(jù)) B2=blkproc(b1,[8 8],'P1.*x',mask);%舍棄每個(gè)塊中的高頻系數(shù)，達(dá)到壓縮的目的 I2=blkproc(B2,[8 8],'P1*x*P2',T',T);%余弦反變換，重構(gòu)圖像 subplot(2,2,1);imshow(RGB);%原彩色圖像 subplot(2,2,2);imshow(I);%灰度圖像 subplot(2,2,3);imshow(I1);%雙精度灰度圖像 subplot(2,2,4);imshow(I2);%重構(gòu)圖像
標(biāo)簽： matlab
上傳時(shí)間： 2018-03-15
上傳用戶：wlmelody
LTE重選及切換算法參數(shù) A1，A2，b1，B2 ....
上傳時(shí)間： 2019-01-01
上傳用戶：hzsc
FPGA片內(nèi)FIFO讀寫測試Verilog邏輯源碼Quartus工程文件+文檔說明，使用 FPGA 內(nèi)部的 FIFO 以及程序?qū)υ?FIFO 的數(shù)據(jù)讀寫操作。FPGA型號Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////module fifo_test( input clk, //50MHz時(shí)鐘 input rst_n //復(fù)位信號，低電平有效 );//-----------------------------------------------------------localparam W_IDLE = 1;localparam W_FIFO = 2; localparam R_IDLE = 1;localparam R_FIFO = 2; reg[2:0] write_state;reg[2:0] next_write_state;reg[2:0] read_state;reg[2:0] next_read_state;reg[15:0] w_data; //FIFO寫數(shù)據(jù)wire wr_en; //FIFO寫使能wire rd_en; //FIFO讀使能wire[15:0] r_data; //FIFO讀數(shù)據(jù)wire full; //FIFO滿信號 wire empty; //FIFO空信號 wire[8:0] rd_data_count; wire[8:0] wr_data_count; ///產(chǎn)生FIFO寫入的數(shù)據(jù)always@(posedge clk or negedge rst_n)begin if(rst_n == 1'b0) write_state <= W_IDLE; else write_state <= next_write_state;endalways@(*)begin case(write_state) W_IDLE: if(empty == 1'b1) //FIFO空， 開始寫FIFO next_write_state <= W_FIFO; else next_write_state <= W_IDLE; W_FIFO: if(full == 1'b1) //FIFO滿 next_write_state <= W_IDLE; else next_write_state <= W_FIFO; default: next_write_state <= W_IDLE; endcaseendassign wr_en = (next_write_state == W_FIFO) ? 1'b1 : 1'b0; always@(posedge clk or negedge rst_n)begin if(rst_n == 1'b0) w_data <= 16'd0; else if (wr_en == 1'b1) w_data <= w_data + 1'b1; else w_data <= 16'd0; end///產(chǎn)生FIFO讀的數(shù)據(jù)always@(posedge clk or negedge rst_n)begin if(rst_n == 1'b0) read_state <= R_IDLE; else read_state <= next_read_state;endalways@(*)begin case(read_state) R_IDLE: if(full == 1'b1) //FIFO滿, 開始讀FIFO next_read_state <= R_FIFO; else next_read_state <= R_IDLE; R_FIFO: if(empty == 1'b1)
標(biāo)簽： fpga fifo verilog quartus
上傳時(shí)間： 2021-12-19
上傳用戶：20125101110
基于Xilinx ISE的的模塊化設(shè)計(jì)示例下面是本人初學(xué)時(shí)關(guān)于模塊化設(shè)計(jì)寫的一篇博文，實(shí)例也都是自己寫的，希望給大家一個(gè)參考，代碼可能還不夠規(guī)范，比如說每一個(gè)寄存器的連線并不是都很明確的在代碼中體現(xiàn)出來，但是整體的設(shè)計(jì)思想還是可以借鑒的。模塊化設(shè)計(jì)應(yīng)用1輸入八路十六位數(shù)據(jù)分別為a1，b1，a2，b2，a3，b3，a4，b4，將其中的a1、b1，a2、b2，a3、b3，a4、b4，分別相乘，然后將乘積相加，相加結(jié)果即為該設(shè)計(jì)的輸出。以下是模塊化設(shè)計(jì)工程的資源管理窗口中頂層模塊和子模塊的層次關(guān)系：
標(biāo)簽： xilinx ise 模塊 fpga 設(shè)計(jì) 示例
上傳時(shí)間： 2022-04-30
上傳用戶：kent
本文首先介紹了衛(wèi)星導(dǎo)航接收機(jī)的發(fā)展現(xiàn)狀與趨勢。接著對比分析了現(xiàn)如今主流的接收機(jī)技術(shù)：超外差式、零中頻式、低中頻式及數(shù)字中頻式結(jié)構(gòu)，介紹了各結(jié)構(gòu)的拓?fù)浣Y(jié)構(gòu)并對比了相互之間的優(yōu)缺點(diǎn)，然后根據(jù)b1導(dǎo)航信號的特征參數(shù)要求，確定本文接收機(jī)所采用低中頻結(jié)構(gòu)的技術(shù)指標(biāo)。結(jié)合選擇的芯片參數(shù)搭建系統(tǒng)仿真模型，利用系統(tǒng)仿真軟件ADS對接收機(jī)前端鏈路進(jìn)行行為級仿真，驗(yàn)證設(shè)計(jì)方案的可行性，分模塊設(shè)計(jì)了接收機(jī)前端系統(tǒng)的各功能電路，主要有多級低噪聲放大器、選頻濾波電路、本振電路、混頻器電路以及系統(tǒng)自動(dòng)增益控制電路。針對衛(wèi)星導(dǎo)航信號接收機(jī)前端必須具備高靈敏度、強(qiáng)選擇性以及一定動(dòng)態(tài)范圍的特點(diǎn)，需要平衡設(shè)計(jì)低噪聲放大器噪聲性能與單級增益，以及折中接收機(jī)前端鏡像頻率抑制性能與信道的選擇性。利用仿真軟件輔助設(shè)計(jì)了電路原理圖與印刷電路板版圖，對其PCB貼片后進(jìn)行測試與調(diào)試。最后將調(diào)試好的模塊級聯(lián)成系統(tǒng)，測試射頻前端系統(tǒng)的性能并加以冊NWL.Clogin.com最終實(shí)現(xiàn)的接收機(jī)射頻前端5V電壓供電，接收信號中心頻率1561.098MHz，鏈路最大增益為122dB，系統(tǒng)噪聲小于2dB.中頻信號中心頻率46.1MHz，帶寬為4.3MHz，紋波在1.5dB內(nèi)，帶外抑制與鏡像抑制都大于30dB，端口駐波比小于2.0，測試結(jié)果基本滿足設(shè)計(jì)指標(biāo)要求。
標(biāo)簽： 北斗二代導(dǎo)航系統(tǒng) 接收機(jī) 射頻前端
上傳時(shí)間： 2022-06-20
上傳用戶：
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
