亚洲男人天堂九九视频,国产美女福利在线观看,免费视频久久

數(shù)字圖像處

基于FPGA的醫(yī)療成像實(shí)現(xiàn)

醫(yī)療保健行業(yè)的發(fā)展趨勢(shì)是通過(guò)非置入手段來(lái)實(shí)現(xiàn)早期疾病預(yù)測(cè)，降低病人開支，這一趨勢(shì)促使醫(yī)療成像設(shè)備在該領(lǐng)域扮演了越來(lái)越重要的角色。為滿足這些行業(yè)目標(biāo)需要的功能，設(shè)

標(biāo)簽： FPGA 醫(yī)療成像

上傳時(shí)間： 2013-10-21

上傳用戶：suoyuan
新型GAL原理和應(yīng)用

GAL(generic array logic)是美國(guó)晶格半導(dǎo)體公司(gem 0udu or)最新推出的可電擦寫、可重復(fù)編程、可加密的一種可編程邏輯器件(PLD)。這是第二代PAL，亦是目前最理想的可多次編程的邏輯電路。它不象PAL是一次性編程，品種鄉(xiāng) 也不像EPSOM 需要用紫外線照射擦除。GAL 電路能反復(fù)編程采用的是電擦除技術(shù) 可隨時(shí)進(jìn)行修改，其內(nèi)部有一個(gè)特殊結(jié)構(gòu)控制字，使它芯片類型少，功能全。目前普遍果用的芯片只有兩種：GAL16VS(20 g『腳)和GAL20V8 (24號(hào)『腳) 這兩種GAL能仿真所有的PAL，并能按設(shè)計(jì)者自己的需要構(gòu)成各種功能的邏輯電瑞在研制開發(fā)新的電路系統(tǒng)時(shí) 極為方便。

標(biāo)簽： GAL

上傳時(shí)間： 2013-10-20

上傳用戶：9牛10
pcb layout design(臺(tái)灣硬件工程師15年經(jīng)驗(yàn)

PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setup􀃆pads􀃆stacks

標(biāo)簽： layout design pcb 硬件工程師

上傳時(shí)間： 2013-11-17

上傳用戶：cjf0304
IC封裝製程簡(jiǎn)介(IC封裝制程簡(jiǎn)介)

半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場(chǎng)合非常廣泛，圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來(lái)劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過(guò)伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請(qǐng)注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過(guò)電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來(lái)做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過(guò)正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡(jiǎn)介這兩段的製造程序。

標(biāo)簽： 封裝 IC封裝制程

上傳時(shí)間： 2013-11-04

上傳用戶：372825274
成像系統(tǒng)二維轉(zhuǎn)臺(tái)控制部分解決方案

成像系統(tǒng)二維轉(zhuǎn)臺(tái)控制部分解決方案

標(biāo)簽： 成像系統(tǒng) 二維分解轉(zhuǎn)臺(tái)控制

上傳時(shí)間： 2013-10-12

上傳用戶：michael20
激光三維成像技術(shù)及其主要應(yīng)用

闡述了目前三維成像在其常見應(yīng)用領(lǐng)域中的研究，主要致力于研究高分辨率三維成像系統(tǒng)。三維激光成像是一項(xiàng)可以應(yīng)用于探測(cè)隱藏目標(biāo)、地形測(cè)繪、構(gòu)建虛擬環(huán)境、城市建模、目標(biāo)識(shí)別等領(lǐng)域中的技術(shù)。在區(qū)域成像技術(shù)中，除了如立體視覺和結(jié)構(gòu)化燈光等更常規(guī)的技術(shù)，實(shí)時(shí)三維傳感也具有現(xiàn)實(shí)可操作性。當(dāng)前三維激光成像技術(shù)已經(jīng)發(fā)展到有能力提供厘米級(jí)波長(zhǎng)的高分辨率三維成像，這將給許多領(lǐng)域提供方便，包括法律的實(shí)施和法醫(yī)調(diào)查。與CCD和紅外技術(shù)等傳統(tǒng)的被動(dòng)成像系統(tǒng)相比，激光成像技術(shù)不僅能提供強(qiáng)度和范圍信息，還能穿透植被和窗戶等特定情景元素。這意味著激光三維成像系統(tǒng)在目標(biāo)識(shí)別與辨認(rèn)等方面具備新的潛力。結(jié)果表明，激光三維成像系統(tǒng)可以在許多情況下得到應(yīng)用。

標(biāo)簽： 激光三維成像

上傳時(shí)間： 2013-10-31

上傳用戶：wushengwu
基于波包提取技術(shù)的傳感器組設(shè)計(jì)二維成像技術(shù)

針對(duì)大型構(gòu)件內(nèi)部微損傷難以及時(shí)發(fā)現(xiàn)排除，給生活生產(chǎn)造成安全隱患的現(xiàn)狀，基于波包提取技術(shù)，利用波包的虛擬時(shí)間逆?zhèn)鞑ィO(shè)計(jì)了一種新的傳感器陣列，并在理論上推導(dǎo)了該傳感器陣列二維成像的運(yùn)算公式，最后利用MATLAB編程模擬仿真了用該傳感器陣列進(jìn)行無(wú)損檢測(cè)時(shí)的二維成像結(jié)果，結(jié)果表明其成像結(jié)果的綜合精度可以達(dá)到98.7%，因此用該傳感器陣列進(jìn)行大型構(gòu)件內(nèi)部微損傷的探測(cè)對(duì)于發(fā)現(xiàn)安全隱患、排除安全隱患具有重大的指導(dǎo)意義。

標(biāo)簽： 提取技術(shù) 傳感器二維成像技術(shù)

上傳時(shí)間： 2013-11-12

上傳用戶：libinxny
LabVIEW是否能像C語(yǔ)言一樣？

LabVIEW是否能像C語(yǔ)言一樣？

標(biāo)簽： LabVIEW C語(yǔ)言

上傳時(shí)間： 2013-10-22

上傳用戶：fhjdliu
站點(diǎn)映像程序

站點(diǎn)映像程序

標(biāo)簽： 站點(diǎn) 映像程序

上傳時(shí)間： 2014-01-25

上傳用戶：nairui21
站點(diǎn)映像程序

站點(diǎn)映像程序

標(biāo)簽： 站點(diǎn) 映像程序

上傳時(shí)間： 2014-08-01

上傳用戶：jackgao