国产盗摄——sm在线视频 ,欧美一区二区视频97,99re66热这里只有精品4

bot-package

G.729的編解碼C源碼(使用Intel的IPP包)堪稱效率最高

·G.729的編解碼C源碼(使用Intel的IPP包)堪稱效率最高-g.729 arranges decodes the c source code (to use intel the ipp package) to may be called the efficiency to be highest.文件列表: G729 ....\api ....\...

標(biāo)簽： Intel 729 IPP 編解碼

上傳時(shí)間： 2013-07-01

上傳用戶：wsm555
語(yǔ)音識(shí)別方面的開(kāi)發(fā)包

·詳細(xì)說(shuō)明：語(yǔ)音識(shí)別方面的開(kāi)發(fā)包，有助于設(shè)計(jì)HMM，NN和VQ。它是開(kāi)放源碼的。- The speech recognition aspect development package, is helpful to designs HMM, NN and VQ. It opens the source code.

標(biāo)簽： 語(yǔ)音識(shí)別方面開(kāi)發(fā)包

上傳時(shí)間： 2013-06-17

上傳用戶：weixiao99
GSM的編解碼C源碼(使用Intel的IPP包)堪稱效率最高

·詳細(xì)說(shuō)明：GSM的編解碼C源碼(使用Intel的IPP包)堪稱效率最高。-GSM arranges decodes the c source code (to use intel the ipp package) to may be called the efficiency to be highest文件列表: GSMAMR ......\api ...

標(biāo)簽： Intel GSM IPP 編解碼

上傳時(shí)間： 2013-07-31

上傳用戶：exxxds
MENTOR_EE2005_SP3_官方教材

MENTOR_EE2005_SP3_官方教材準(zhǔn)備開(kāi)始使用Expedition Enterprise..........................................................................5 1.1 練習(xí)數(shù)據(jù)準(zhǔn)備.........................................................................................................5 1.2 EE用戶界面介紹....................................................................................................5 2. 原理圖輸入工具DxDesigner的基本操作和配置.......................................................7 2.1 選擇和激活練習(xí)項(xiàng)目.............................................................................................7 2.2 打開(kāi)原理圖.............................................................................................................8 2.3 項(xiàng)目配置.................................................................................................................8 2.4 基本操作...............................................................................................................11 3. 開(kāi)始原理圖設(shè)計(jì).........................................................................................................14 3.1 新建原理圖頁(yè).......................................................................................................14 3.2 放置器件...............................................................................................................14 3.3 放置Net以及BUS.................................................................................................17 3.4 使用CSE（Connectivity Spreadsheet Editor） .........................................18 3.5 Expedition Cell Preview ..................................................................................21 3.6 查找網(wǎng)絡(luò)和器件...................................................................................................22 4. 把原理圖數(shù)據(jù)轉(zhuǎn)換為PCB數(shù)據(jù)以及數(shù)據(jù)更新.........................................................23 4.1 查找原理圖中的錯(cuò)誤...........................................................................................23 4.2 器件Package錯(cuò)誤，建庫(kù)錯(cuò)誤...........................................................................25 4.3 把CDB數(shù)據(jù)Forward到Expedition中...............................................................26 4.4 ECO－工程更改...................................................................................................28 5. Expedition用戶界面和常用操作介紹.......................................................................30 5.1 Expedition PCB用戶界面.................................................................................30 5.2 常用操作...............................................................................................................34 6. 設(shè)計(jì)規(guī)則輸入及管理－CES......................................................................................

標(biāo)簽： MENTOR_EE 2005 SP 教材

上傳時(shí)間： 2013-06-04

上傳用戶：ccsp11
PCB Design Considerations and Guidelines for 0.4mm and 0.5mm WLPs

Abstract: Using a wafer-level package (WLP) can reduce the overall size and cost of your solution.However when using a WLP IC, the printed circuit board (PCB) layout can become more complex and, ifnot carefully planned, result in an unreliable design. This article presents some PCB designconsiderations and general recommendations for choosing a 0.4mm- or 0.5mm-pitch WLP for yourapplication.

標(biāo)簽： Considerations Guidelines and Design

上傳時(shí)間： 2013-10-14

上傳用戶：ysystc699
PCB抄板密技

第一步，拿到一塊PCB，首先在紙上記錄好所有元?dú)饧男吞?hào)，參數(shù)，以及位置，尤其是二極管，三機(jī)管的方向，IC缺口的方向。最好用數(shù)碼相機(jī)拍兩張?jiān)獨(dú)饧恢玫恼掌５诙剑鸬羲衅骷⑶覍AD孔里的錫去掉。用酒精將PCB清洗干凈，然后放入掃描儀內(nèi)，啟動(dòng)POHTOSHOP，用彩色方式將絲印面掃入，并打印出來(lái)備用。第三步，用水紗紙將TOP LAYER 和BOTTOM LAYER兩層輕微打磨，打磨到銅膜發(fā)亮，放入掃描儀，啟動(dòng)PHOTOSHOP，用彩色方式將兩層分別掃入。注意，PCB在掃描儀內(nèi)擺放一定要橫平樹(shù)直，否則掃描的圖象就無(wú)法使用。第四步，調(diào)整畫布的對(duì)比度，明暗度，使有銅膜的部分和沒(méi)有銅膜的部分對(duì)比強(qiáng)烈，然后將次圖轉(zhuǎn)為黑白色，檢查線條是否清晰，如果不清晰，則重復(fù)本步驟。如果清晰，將圖存為黑白BMP格式文件TOP.BMP和BOT.BMP。第五步，將兩個(gè)BMP格式的文件分別轉(zhuǎn)為PROTEL格式文件，在PROTEL中調(diào)入兩層，如過(guò)兩層的PAD和VIA的位置基本重合，表明前幾個(gè)步驟做的很好，如果有偏差，則重復(fù)第三步。第六，將TOP。BMP轉(zhuǎn)化為TOP。PCB，注意要轉(zhuǎn)化到SILK層，就是黃色的那層，然后你在TOP層描線就是了，并且根據(jù)第二步的圖紙放置器件。畫完后將SILK層刪掉。第七步，將BOT。BMP轉(zhuǎn)化為BOT。PCB，注意要轉(zhuǎn)化到SILK層，就是黃色的那層，然后你在BOT層描線就是了。畫完后將SILK層刪掉。第八步，在PROTEL中將TOP。PCB和BOT。PCB調(diào)入，合為一個(gè)圖就OK了。第九步，用激光打印機(jī)將TOP LAYER， BOTTOM LAYER分別打印到透明膠片上（1：1的比例），把膠片放到那塊PCB上，比較一下是否有誤，如果沒(méi)錯(cuò)，你就大功告成了。

標(biāo)簽： PCB 抄板

上傳時(shí)間： 2013-10-15

上傳用戶：標(biāo)點(diǎn)符號(hào)
IC封裝製程簡(jiǎn)介(IC封裝制程簡(jiǎn)介)

半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場(chǎng)合非常廣泛，圖一是常見(jiàn)的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來(lái)劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過(guò)伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請(qǐng)注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過(guò)電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。圖四是常見(jiàn)的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來(lái)做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過(guò)正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡(jiǎn)介這兩段的製造程序。

標(biāo)簽： 封裝 IC封裝制程

上傳時(shí)間： 2014-01-20

上傳用戶：蒼山觀海
AMS1117資料

Part Number Iout(A) Vin (Recommended) Vout(V) Dropout(V) Package Operating Temp(°C) AMS1117 1 ≦15 1.2 1.5 1.8 2.5 3.3 5 Adj 2.85 ≦1.3 SOT-223 /TO-252 -20~125

標(biāo)簽： 1117 AMS

上傳時(shí)間： 2013-11-06

上傳用戶：hphh
簡(jiǎn)單、高效USB電源管理IC解決方案

Linear Technology offers a variety of devices that simplifyconverting power from a USB cable, but the LTC®3455represents the highest level of functional integration yet. The LTC3455 seamlessly manages power flowbetween an AC adapter, USB cable and Li-ion battery,while complying with USB power standards, all from a4mm × 4mm QFN package. In addtion, two high efficiencysynchronous buck converters generate low voltage railswhich most USB-powered peripherals require. TheLTC3455 also provides power-on reset signals for themicroprocessor, a Hot SwapTM output for poweringmemory cards as well as an uncommitted gain blocksuitable for use as a low-battery comparator or an LDOcontroller. The PCB real estate required for the entire USBpower control circuit and two DC/DC converters is only225mm2.

標(biāo)簽： USB 電源管理IC 方案

上傳時(shí)間： 2013-11-02

上傳用戶：名爵少年
FP6291

DC/DC 升壓IC：The FP6291 is a current mode boost DC-DC converter. Its PWM circuitry with built-in 0.25 Ω power MOSFET make this regulator highly power efficient. The internal compensation network also minimizes as much as 6 external component counts. The non-inverting input of error amplifier connects to a 0.6V precision reference voltage and internal soft-start function can reduce the inrush current. The FP6291 is available in the SOT23-6L package and provides space-saving PCB for the application fields.

標(biāo)簽： 6291 FP

上傳時(shí)間： 2013-11-07

上傳用戶：3294322651