<li id="wu22o"></li> 最快速的 CADENCE PSD14入門和開發(fā)教程
上傳時間： 2013-11-15
上傳用戶：D&L37
win7_系統(tǒng)下_安裝Cadence后提示“丟失msvcr90.dll”錯誤
標(biāo)簽： Cadence msvcr win dll
上傳時間： 2013-11-07
上傳用戶：wwwe
Cadence中文教程，最好的Cadence中文教程。
標(biāo)簽： Cadence
上傳時間： 2014-03-26
上傳用戶：playboys0
作為流行的EDA工具之一，Cadence一直以來都受到了廣大EDA工程師的青睞。然而Cadence的使用之繁瑣，又給廣大初學(xué)者帶來了不少麻煩。作為一位過來人，本人對此深有體會。本著為初學(xué)者拋磚引玉的目的，本人特意編寫了這本小冊子，將自己數(shù)年來使用Cadence的經(jīng)驗加以總結(jié)，但愿會對各位同行有所幫助。本冊子的本意在于為初學(xué)者指路，故不會對個別工具進(jìn)行很詳細(xì)的介紹，只是對初學(xué)者可能經(jīng)常使用的一些工具加以粗略的介紹。其中可能還請各位同行加以指正。
上傳時間： 2013-10-17
上傳用戶：yangbo69
大多數(shù) Cadence 工具使用同樣的庫模型，庫結(jié)構(gòu)按目錄結(jié)構(gòu)組織數(shù)據(jù)，這利于不同工具之間的數(shù)據(jù)交互和一致操作
標(biāo)簽： Cadence
上傳時間： 2013-12-09
上傳用戶：chongcongying
簡要闡述了高速PCB設(shè)計的主要內(nèi)容, 并結(jié)合Cadence軟件介紹其解決方案比較了傳統(tǒng)高速設(shè)計方法與以Cadence為代表的現(xiàn)代高速PCB設(shè)計方法的主要差異指出在進(jìn)行高速設(shè)計過程中必須借助于EDA軟件工具進(jìn)行定性和定童分析, 進(jìn)行仿真測試, 才能保證設(shè)計成功
上傳時間： 2013-11-14
上傳用戶：emhx1990
Cadence 16.6 和諧方法 Cadence16.6 Allegro
上傳時間： 2013-10-24
上傳用戶：sjb555
完整性高的FPGA-PCB系統(tǒng)化協(xié)同設(shè)計工具 Cadence OrCAD and Allegro FPGA System Planner便可滿足較復(fù)雜的設(shè)計及在設(shè)計初級產(chǎn)生最佳的I/O引腳規(guī)劃，并可透過FSP做系統(tǒng)化的設(shè)計規(guī)劃，同時整合logic、schematic、PCB同步規(guī)劃單個或多個FPGA pin的最佳化及l(fā)ayout placement，借由整合式的界面以減少重復(fù)在design及PCB Layout的測試及修正的過程及溝通時間，甚至透過最佳化的pin mapping、placement后可節(jié)省更多的走線空間或疊構(gòu)。 Specifying Design Intent 在FSP整合工具內(nèi)可直接由零件庫選取要擺放的零件，而這些零件可直接使用PCB內(nèi)的包裝，預(yù)先讓我們同步規(guī)劃FPGA設(shè)計及在PCB的placement。
標(biāo)簽： Allegro Planner System FPGA
上傳時間： 2013-10-19
上傳用戶：shaojie2080
系統(tǒng)組成.......................................................................................................................................................... 31.1 庫 ...................................................................................................................................................... 31.2 原理圖輸入 ...................................................................................................................................... 31.3 設(shè)計轉(zhuǎn)換和修改管理 ....................................................................................................................... 31.4 物理設(shè)計與加工數(shù)據(jù)的生成 ........................................................................................................... 31.5 高速 PCB 規(guī)劃設(shè)計環(huán)境.................................................................................................................. 32 Cadence 設(shè)計流程........................................................................................................................................... 33 啟動項目管理器.............................................................................................................................................. 4第二章 Cadence 安裝................................................................................................ 6第三章 CADENCE 庫管理..................................................................................... 153.1 中興EDA 庫管理系統(tǒng)...................................................................................................................... 153.2 CADENCE 庫結(jié)構(gòu)............................................................................................................................ 173.2.1 原理圖（Concept HDL）庫結(jié)構(gòu)：........................................................................................ 173.2.2 PCB 庫結(jié)構(gòu)：............................................................................................................................. 173.2.3 仿真庫結(jié)構(gòu)： ............................................................................................................................. 18第四章 公司的 PCB 設(shè)計規(guī)范............................................................................... 19第五章常用技巧和常見問題處理......................................................................... 19
上傳時間： 2013-10-23
上傳用戶：D&L37
cadence清華講義,用于cadence開發(fā)芯片邏輯
上傳時間： 2014-01-16
上傳用戶：zhoujunzhen
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
