由于cMOS器件靜電損傷90%是延遲失效，對整機應用的可靠性影響太大，因而有必要對cMOS器件進行抗靜電措施。本文描述了cMOS器件受靜電損傷的機理，從而對設計人員提出了幾種在線路設計中如何抗靜電，以保護cMOS器件不受損傷。
上傳時間： 2013-11-05
上傳用戶：yupw24
閂鎖效應是指cMOS器件所固有的寄生雙極晶體管被觸發導通，在電源和地之間存在一個低阻通路，大電流，導致電路無法正常工作，甚至燒毀電路
上傳時間： 2013-10-20
上傳用戶：縹緲
開關在電路中起接通信號或斷開信號的作用。最常見的可控開關是繼電器，當給驅動繼電器的驅動電路加高電平或低電平時，繼電器就吸合或釋放，其觸點接通或斷開電路。cMOS模擬開關是一種可控開關，它不象繼電器那樣可以用在大電流、高電壓場合，只適于處理幅度不超過其工作電壓、電流較小的模擬或數字信號。 一、常用cMOS模擬開關引腳功能和工作原理 1.四雙向模擬開關CD4066 CD4066 的引腳功能如圖1所示。每個封裝內部有4個獨立的模擬開關，每個模擬開關有輸入、輸出、控制三個端子，其中輸入端和輸出端可互換。當控制端加高電平時，開關導通；當控制端加低電平時開關截止。模擬開關導通時，導通電阻為幾十歐姆；模擬開關截止時，呈現很高的阻抗，可以看成為開路。模擬開關可傳輸數字信號和模擬信號，可傳輸的模擬信號的上限頻率為40MHz。各開關間的串擾很小，典型值為－50dB。
上傳時間： 2013-10-27
上傳用戶：bibirnovis
模擬集成電路的設計與其說是一門技術，還不如說是一門藝術。它比數字集成電路設計需要更嚴格的分析和更豐富的直覺。嚴謹堅實的理論無疑是嚴格分析能力的基石，而設計者的實踐經驗無疑是誕生豐富直覺的源泉。這也正足初學者對學習模擬集成電路設計感到困惑并難以駕馭的根本原因。.美國加州大學洛杉機分校(UCLA)Razavi教授憑借著他在美國多所著名大學執教多年的豐富教學經驗和在世界知名頂級公司(AT&T，Bell Lab，HP)卓著的研究經歷為我們提供了這本優秀的教材。本書自2000午出版以來得到了國內外讀者的好評和青睞，被許多國際知名大學選為教科書。同時，由于原著者在世界知名頂級公司的豐富研究經歷，使本書也非常適合作為cMOS模擬集成電路設計或相關領域的研究人員和工程技術人員的參考書。... 本書介紹模擬cMOS集成電路的分析與設計。從直觀和嚴密的角度闡述了各種模擬電路的基本原理和概念，同時還闡述了在SOC中模擬電路設計遇到的新問題及電路技術的新發展。本書由淺入深，理論與實際結合，提供了大量現代工業中的設計實例。全書共18章。前10章介紹各種基本模塊和運放及其頻率響應和噪聲。第11章至第13章介紹帶隙基準、開關電容電路以及電路的非線性和失配的影響，第14、15章介紹振蕩器和鎖相環。第16章至18章介紹MOS器件的高階效應及其模型、cMOS制造工藝和混合信號電路的版圖與封裝。 1 Introduction to Analog Design 2 Basic MOS Device Physics 3 Single-Stage Amplifiers 4 Differential Amplifiers 5 Passive and Active Current Mirrors 6 Frequency Response of Amplifiers 7 Noise 8 Feedback 9 Operational Amplifiers 10 Stability and Frequency Compensation 11 Bandgap References 12 Introduction to Switched-Capacitor Circuits 13 Nonlinearity and Mismatch 14 Oscillators 15 Phase-Locked Loops 16 Short-Channel Effects and Device Models 17 cMOS Processing Technology 18 Layout and Packaging
上傳時間： 2014-12-23
上傳用戶：杜瑩12345
基于SMIC0.35 μm的cMOS工藝，設計了一種高電源抑制比，同時可在全工藝角下的得到低溫漂的帶隙基準電路。首先采用一個具有高電源抑制比的基準電壓，通過電壓放大器放大得到穩定的電壓，以提供給帶隙核心電路作為供電電源，從而提高了電源抑制比。另外，將電路中的關鍵電阻設置為可調電阻，從而可以改變正溫度電壓的系數，以適應不同工藝下負溫度系數的變化，最終得到在全工藝角下低溫漂的基準電壓。Cadence virtuoso仿真表明：在27 ℃下，10 Hz時電源抑制比（PSRR）-109 dB，10 kHz時（PSRR）達到-64 dB；在4 V電源電壓下，在-40～80 ℃范圍內的不同工藝角下，溫度系數均可達到5.6×10-6 V/℃以下。
上傳時間： 2014-12-03
上傳用戶：88mao
設計了一種可在cMOS射頻功率放大器中用于功率合成的寬帶變壓器。通過對變壓器的并聯和串聯兩種功率合成形式進行分析與比較，指出了匝數比、功率單元數目以及寄生電阻對變壓器功率合成性能的影響；提出了一種片上變壓器的設計方法，即采用多層金屬疊層并聯以及將功放單元內置于變壓器線圈中的方式，解決了在cMOS工藝中設計變壓器時面臨的寄生電阻過大及有效耦合長度不足等困難。設計的變壓器在2～3 GHz頻段內的損耗小于1．35 dB，其功率合成效率高達76 以上，適合多模多頻段射頻前端的應用。
上傳時間： 2014-12-24
上傳用戶：ewtrwrtwe
TTL電平和cMOS電平總結
上傳時間： 2013-10-09
上傳用戶：Zxcvbnm
采用納瓦技術的8/14引腳閃存8位cMOS單片機 PIC12F635/PIC16F636/639數據手冊 目錄1.0 器件概述 2.0 存儲器構成3.0 時鐘源4.0 I/O 端口 5.0 Timer0 模塊6.0 具備門控功能的Timer1 模塊 7.0 比較器模塊8.0 可編程低壓檢測（PLVD）模塊9.0 數據EEPROM 存儲器10.0 KeeLoq® 兼容加密模塊 11.0 模擬前端（AFE）功能說明 （僅限PIC16F639）12.0 CPU 的特殊功能13.0 指令集概述14.0 開發支持15.0 電氣特性16.0 DC 和AC 特性圖表17.0 封裝信息Microchip 網站變更通知客戶服務客戶支持讀者反饋表 附錄A： 數據手冊版本歷史產品標識體系全球銷售及服務網點
上傳時間： 2013-11-17
上傳用戶：qlpqlq
The CAT28LV64 is a low voltage, low power, cMOS Parallel EEPROM organized as 8K x 8−bits. It requires a simple interface for in−system programming. On−chip address and data latches, self−timed write cycle with auto−clear and VCC power up/down write protection eliminate additional timing and protection hardware. DATA Polling and Toggle status bit signal the start and end of the self−timed write cycle. Additionally, the CAT28LV64 features hardware and software write protection.
上傳時間： 2013-11-16
上傳用戶：浩子GG
The CAT25128 is a 128−Kb Serial cMOS EEPROM device internally organized as 16Kx8 bits. This features a 64−byte page write buffer and supports the Serial Peripheral Interface (SPI) protocol. The device is enabled through a Chip Select (CS) input. In addition, the required bus signals are clock input (SCK), data input (SI) and data output (SO) lines. The HOLD input may be used to pause any serial communication with the CAT25128 device. The device featuressoftware and hardware write protection, including partial as well as full array protection.
上傳時間： 2013-11-15
上傳用戶：fklinran
