編碼器倍頻、鑒相電路在FPGA中的實(shí)現(xiàn)
標(biāo)簽： FPGA 編碼器 倍頻 中的實(shí)現(xiàn)
上傳時(shí)間： 2013-10-27
上傳用戶：royzhangsz
文章詳細(xì)介紹了一種以Xilinx 公司生產(chǎn)的CPLD 器件XC9536 為核心來產(chǎn)生電機(jī)繞組參考電流, 進(jìn)而實(shí)現(xiàn)具有繞組電流補(bǔ)償功能的兩相混合式步進(jìn)電動(dòng)機(jī)10 細(xì)分和50 細(xì)分運(yùn)行方式的方法。實(shí)踐證明, 該方法可以有效地提高兩相混合式步進(jìn)電動(dòng)機(jī)系統(tǒng)的運(yùn)行效果。
標(biāo)簽： CPLD 器件 中的應(yīng)用 步進(jìn)電動(dòng)
上傳時(shí)間： 2013-11-16
上傳用戶：trepb001
數(shù)字三相鎖相環(huán)中含有大量乘法運(yùn)算和三角函數(shù)運(yùn)算，占用大量的硬件邏輯資源。為此，提出一種數(shù)字三相鎖相環(huán)的優(yōu)化實(shí)現(xiàn)方案，利用乘法模塊復(fù)用和CORDIC算法實(shí)現(xiàn)三角函數(shù)運(yùn)算，并用Verilog HDL硬件描述語(yǔ)言對(duì)優(yōu)化前后的算法進(jìn)行了編碼實(shí)現(xiàn)。仿真和實(shí)驗(yàn)結(jié)果表明，優(yōu)化后的數(shù)字三相鎖相環(huán)大大節(jié)省了FPGA的資源，并能快速、準(zhǔn)確地鎖定相位，具有良好的性能。
標(biāo)簽： FPGA 數(shù)字 三相 優(yōu)化設(shè)計(jì)
上傳時(shí)間： 2013-10-22
上傳用戶：emhx1990
介紹了應(yīng)用VHDL技術(shù)設(shè)計(jì)嵌入式全數(shù)字鎖相環(huán)路的方法。詳細(xì)描述了其工作原理和設(shè)計(jì)思想，并用可編程邏輯器件FPGA加以實(shí)面。
標(biāo)簽： FPGA 全數(shù)字 鎖相環(huán)路
上傳時(shí)間： 2013-10-20
上傳用戶：yl8908
DSP 實(shí)現(xiàn)軟件鎖相環(huán)
標(biāo)簽： F2812 2812 320F TMS
上傳時(shí)間： 2013-11-05
上傳用戶：cazjing
軟件鎖相環(huán)設(shè)計(jì)相關(guān)資料料
標(biāo)簽： 軟件鎖相環(huán)
上傳時(shí)間： 2015-01-02
上傳用戶：x18010875091
鎖相環(huán)設(shè)計(jì)相關(guān)資料
標(biāo)簽： 4046 PWM CD 頻率跟蹤
上傳時(shí)間： 2013-11-08
上傳用戶：獨(dú)來獨(dú)往
四相六線步進(jìn)電機(jī)正反轉(zhuǎn)驅(qū)動(dòng)程序
標(biāo)簽： 步進(jìn) 電機(jī)正反轉(zhuǎn) 驅(qū)動(dòng)程序
上傳時(shí)間： 2013-10-31
上傳用戶：wangcehnglin
單相電機(jī)
標(biāo)簽： 9651 2008 GB 單相
上傳用戶：dajin
THB6128 高細(xì)分兩相混合式步進(jìn)電機(jī)驅(qū)動(dòng)芯片
標(biāo)簽： 6128 THB 分 步進(jìn)電機(jī)
上傳用戶：zhyiroy
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<noscript id="mekw0"></noscript>
