自制完全成功!!!!ADC0809時鐘直接使用AT89C51的ALE信號2MHz P1口段碼,P2.0-3位碼(P2.0為最右邊數(shù)碼管的位碼) P0口數(shù)據(jù)輸入 通道0輸入,ADC0809中ST和ALE---P3.0,EOC---P3.2,clk---ALE.OE---P3.1*/
上傳時間： 2015-09-12
上傳用戶：qoovoop
LTC1446是一種采用12位逐次逼近式工作的A/D轉(zhuǎn)換器。內(nèi)部包含系統(tǒng)時鐘、采樣和保持、12位A/D轉(zhuǎn)換器、數(shù)據(jù)寄存器以及控制邏輯電路。LTC1446每25uS重復(fù)一次“輸入——轉(zhuǎn)換——輸出”。器件有兩個控制輸入：DIN clk和片選（CS）。 內(nèi)部系統(tǒng)時鐘和DIN clk可獨(dú)立使用。應(yīng)用電路的設(shè)計只需利用時鐘啟動轉(zhuǎn)換或讀出轉(zhuǎn)換結(jié)果。當(dāng)CS為高電平時， Dout處于高阻態(tài)且DIN時鐘被禁止。
標(biāo)簽： 1446 LTC 轉(zhuǎn)換器 25
上傳時間： 2014-01-23
上傳用戶：450976175
SMC1602A(16*2)模擬口線接線方式 連接線圖: --------------------------------------------------- |LCM-----51 | LCM-----51 | LCM------51 | --------------------------------------------------| |DB0-----P0.0 | DB4-----P0.4 | RW-------P2.5 | |DB1-----P0.1 | DB5-----P0.5 | RS-------P2.6 | |DB2-----P0.2 | DB6-----P0.6 | E--------P2.7 | |DB3-----P0.3 | DB7-----P0.7 | VLCD接1K電阻到GND| --------------------------------------------------- Keyboard接線 PS/2--------51 1 DATA------P3.4 3 GND 4 VCC 5 clk-------P3.3 接在51的外部中斷，觸發(fā)方式為低電平 本程序源碼只供學(xué)習(xí)參考，不得應(yīng)用于商業(yè)用途，如有需要請聯(lián)系作者。
上傳時間： 2014-01-05
上傳用戶：gaojiao1999
這是一個用FPGA的IO口模擬SD協(xié)議的通信信號實(shí)現(xiàn)SD底層的讀寫程序，只要在FPGA上面定義SD的clk和SDATA等信號，就可以完成SD的讀操作
上傳時間： 2013-12-12
上傳用戶：qq21508895
用于pcm1804調(diào)整I2S的數(shù)據(jù)，使I2S的音頻同步并且在FIFO中不溢出。能夠自動判斷FIFO --中的狀態(tài)，通過調(diào)整從FIFO中輸出的數(shù)據(jù)的個數(shù)來使FIFO既不上溢也不下溢。 -- 為了達(dá)到更高的精度要求，可以通過加大采樣時鐘clk的頻率。
標(biāo)簽： 1804 pcm I2S 數(shù)據(jù)
上傳時間： 2016-02-03
上傳用戶：xlcky
電子秒表的設(shè)計 1、用系統(tǒng)8253定時器提供的55ms定時單位，設(shè)計秒表定時程序。 2、有關(guān)系統(tǒng)定時方法： PC機(jī)系統(tǒng)中的8253定時器0工作于方式3，外部提供一個時鐘作為clk信號, 頻率：f=1.1931816MHz。 定時器0輸出方波的頻率:fout=1.1931816/65536=18.2Hz。 輸出方波的周期Tout=1/18.2=54.945ms。8253A每隔55ms引起一次中斷，作為定時信號。可用 5945ms作基本計時單位。 用BIOS調(diào)用INT 1AH可以取得該定時單位。例：1秒=18.2 (計時單位)
上傳時間： 2016-03-13
上傳用戶：asdkin
1、用系統(tǒng)8253定時器提供的55ms定時單位，設(shè)計秒表定時程序。 2、有關(guān)系統(tǒng)定時方法： PC機(jī)系統(tǒng)中的8253定時器0工作于方式3，外部提供一個時鐘作為clk信號, 頻率：f=1.1931816MHz。 定時器0輸出方波的頻率:fout=1.1931816/65536=18.2Hz。 輸出方波的周期Tout=1/18.2=54.945ms。8253A每隔55ms引起一次中斷，作為定時信號。可用 5945ms作基本計時單位。 用BIOS調(diào)用INT 1AH可以取得該定時單位。例：1秒=18.2 (計時單位)
上傳時間： 2016-03-16
上傳用戶：aeiouetla
Verilog 電梯控制器設(shè)計 設(shè)計一個八層樓房自動電梯控制器，用八個 LED顯示電梯行進(jìn)過程，并有數(shù)碼管顯示電梯當(dāng)前所在樓層位置，在每層電梯入口處設(shè)有請求按鈕開關(guān)，請求按鈕按下則相應(yīng)樓層的LED 亮。 用 clk脈沖控制電梯運(yùn)動，每來一個 clk脈沖電梯升（降）一層。電梯到達(dá)有請求的樓層后，該層次的指示燈滅，電梯門打開（開門指示燈亮），開門 5 秒后，電梯門自動關(guān)閉，電梯繼續(xù)運(yùn)行。 控制電路應(yīng)能記憶所有樓層請求信號，并按如下運(yùn)行規(guī)則依次相應(yīng)：運(yùn)行過程中先響應(yīng)最早的請求，再響應(yīng)后續(xù)的請求。如果無請求則停留當(dāng)前層。如果有兩個同時請求信號，則判斷請求信號離當(dāng)偍層的距離，距離近請求的先響應(yīng)，再響應(yīng)較遠(yuǎn)的請求。每個請求信號保留至執(zhí)行后清除。
標(biāo)簽： Verilog 電梯 制器設(shè)計 自動
上傳時間： 2016-06-01
上傳用戶：sqq
＃include intvcon 輸出電壓變量 sbitDIN=0x91 定義P2.1為串行數(shù)據(jù)口 sbitclk=0x92；P2.2為串行時鐘端 sbitCS=0x93 P2.3為片選端 voiddac5618(intvcon)TLC5618DAC子程序,三線串行方式 { chari intsvcon svcon=vcon|0x8000 vcon最高位置1，選擇 TLC5618的A通道 CS=0 置5618的CS=0，允許片選 for(i=0 i<16 i＋＋) { DIN=svcon＆0x8000 串行方式送16位 數(shù)據(jù) svcon<<=1； clk=0； clk=1； } CS=1 禁止片選 return } voidmain0 { dac5618(0x7FF) }
標(biāo)簽： include intvcon sbitDIN sbitclk
上傳時間： 2016-06-15
上傳用戶：wsf950131
本程序使用MSP430F149驅(qū)動PS2接口的PC鍵盤，使用了SN74LVC4245用作電平轉(zhuǎn)換；PS2 端口使用了標(biāo)準(zhǔn)的六芯插座，可以接收來自標(biāo)準(zhǔn)鍵盤、鼠標(biāo)的數(shù)據(jù)。由于鍵盤、鼠標(biāo)都是 5V 供電系統(tǒng)，而 MSP430F149 只能工作在 3.3V，所以需要在兩者之間進(jìn)行電平轉(zhuǎn)換。根據(jù)鍵盤的工作原理，MCU只要接收鍵盤發(fā)送過來的時鐘信號和數(shù)據(jù)信號，然后對數(shù)據(jù)信號進(jìn)行解碼就可以了。為此我們利用了電平轉(zhuǎn)換電路的兩根數(shù)據(jù)線，讓鍵盤的時鐘線 clk 連接SN74LVC4245 的A8 端口，鍵盤的數(shù)據(jù)線DATA連接SN74LVC4245 的A7 端口
上傳時間： 2013-12-02
上傳用戶：cx111111
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
